会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
ldjrllove
博客园
首页
新随笔
联系
订阅
管理
2013年10月21日
调试记录1
摘要: 1:今天跑工程跑完后。一切看似正常,output窗口没出现error。打开spreadsheet view后在下面output窗口发现很多error。提示很多管脚未约束成功。是因为code的有些ports被优化掉了。模块间有些信号名弄错。导致port信号被优化了。以后注意一下。跑完工程打开spreadsheet view看管脚是否约束正确。 2:随着设计复杂度的提高。有些FPGA的设计在布局布线...
阅读全文
posted @ 2013-10-21 17:32 ldjrllove
阅读(278)
评论(0)
推荐(0)
编辑
公告