摘要： 在使用到cos sin tan等算法的时候添加了math库#include 但是却报错了'Invoking: ARM gcc linker'arm-xilinx-eabi-gcc -Wl,-T -Wl,../src/lscript.ld -L../../gpio_bsp/ps7_cortexa9_0... 阅读全文

摘要： Core FLAG Pins Multiplexing This module also includes the multiplexers of the FLAG0-3 pins shown in Figure 24-9. The FLAG0-2 pins can act as core FLAGS0-2 or IRQ0-2, or a memory sel... 阅读全文

摘要： PLL Block Diagram Power Management Registers (PMCTL, PMCTL1)The following sections describe the registers associated with the processors power management functions. ... 阅读全文

摘要： From : http://www.earlevel.com/main/2003/02/28/biquads/ One of the most-used filter forms is the biquad. A biquad is a second order (two poles and two zeros) IIR filter. It is high enough order... 阅读全文

摘要： 从今天开始记录学习sharc dsp过程中的点点滴滴吧。 DPI：Digital Peripheral Interface DAI：Digital Audio Interface SHARC SIMD Core SIMD 单指令多数据 ADSP-2148x包含两个用作单指令、多数据(SIMD)引擎的计算处理器元件，分别称为PEX和... 阅读全文

摘要： Direct Form 1 The most straightforward implementation is the Direct Form 1, which has the following difference equation: or, if normalized: Here the , and coefficients determine zeros, and , d... 阅读全文

摘要： 注意：配置成cache的地址段就不能再放入data and code,因为链接的时候，是不包含cache地址段的，如果想使用L1DSRAM或L1P SRAM，则应该相应减小cache段大小。 1：Keep critical code and data on-chip 2：Put non-critical code and data off-chip #pragma CODE_SECTI... 阅读全文

摘要： 转自：http://bbs.21ic.com/icview-741800-1-1.html 先来看一个例子 代码1 CSL_FINST(osdRegs->VIDWINMD, OSD_VIDWINMD_VFF0, FRAMEMODE); 在cslr.h中，CSL_FINST定义为 代码2 /* the Fie... 阅读全文

摘要： Cache 主要由 Cache Tag，Cache 存储体，Cache 控制模块组成。Cache Tag 主要用来记录 Cache 存储体中数据的位置和判断 Cache 内数据是否命中； Cache 存储体主要用来存储片外数据，方便处理器直接调用；而 Cache 控制模块则控制整个Cache 的具体工作，它决定了 Cache 的工作效率。 ... 阅读全文

摘要： 1：自定义数据段 #pragma DATA_SECTION(symbol,".section") Int32 symbol[LENGTH]; 2：前几天遇到一个问题。dsp在执行某一块算法执行的时间太长达到100多ms。这个时间后面通过设置ccs的一些优化选项。减少到42ms。这还是不能达到我们的需求。后来知道我没打开cache。所以执行的时间很长。 在网上找了好久也没一个确切的办法打... 阅读全文