摘要：博主之前写过一篇文章来谈论如何高效的编写Verlog HDL——菜鸟版，在其中主要强调了使用Notepad++来编写Verilog HDL语言的便捷性，为什么说是菜鸟版呢，因为对于新手来说，在还没有熟悉软件和硬件描述语言的时候，使用Notepad++不需要学习成本，几分钟就能用好，利用其中一些功能， 阅读全文

摘要：消失了好久，没有写文章，也没有做笔记，因为最近再赶一个比赛，时间很紧，昨天周六终于结束了，所以趁着周末这会儿有时间，写点东西，记录下来。首先我学习FPGA才一年多，我知道自己没有资格谈论一些比较深层次的问题，对于这个行业来说可能我才是一直脚踩在门外面。所以这篇文章是写给一些刚开始学习FPGA、Ver 阅读全文

摘要：工欲善其事、必先利其器！要想高效的编写verilog没有一个好的编辑器可不行，所以我这里推荐两款十分好用的编辑器Notepad++和Gvim，这两款编辑器由于其强大的添加插件的功能，所以深受代码工作者的喜爱，那么对于FPGA新手而言，我觉的去学较复杂的gvim编辑指令，那就有点本末倒置了，所以对于初 阅读全文