Only-Love

摘要： 1.Verilog HDL的词法(1)标识符标识符(identifier)是赋给对象的唯一的名字。标识符是程序代码中对象的名字，程序员使用标识符来访问对象。Verilog HDL中的标识符可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但是标识符的第一个字符必须是字母或者下划线。另外，标识符区分大小写，以美元符开始的标识符是为系统函数保留的。 阅读全文

摘要： 1.设计要求主要功能：(1)具有30秒计时、显示功能；(2)设置外部操作开关，控制计时器的直接清零、装数、启动和暂停/连续功能；(3)30秒倒计时，其计时间隔为1秒；(4)计时器递减计时到零显示器不能灭灯，同时发出报警信号；(5)能解除报警信号。在Quartus II软件平台上建立计数器电路的顶层电路文件，并完成编译和仿真。输入信号：时钟CPA,直接清零CR,预置(装数)LD及减计数使能(启动/暂停)S。输出信号：计时输出信号QH[3...0]、QL[3...0](8421BCD码)和报警信号L。设计原理：主要包括10分频器，30秒可控递减计时器及报警电路。30秒可控递减计时器是系统的核心部分 阅读全文

摘要： 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间(hold time)是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。数据稳定传输必须满足建立时间和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。 1.PLD内部产生毛刺的原因 使用分立元件设计数字系统时，由于PCB走线时存在分布电感和电容，所以几纳秒的毛刺将自然滤除，而在PLD内部并无分布电感和电容，所以在PLD/FPGA设计中，竞争和冒险问题将变得较为突出... 阅读全文

摘要： 阅读全文

摘要： 任务与函数结构verilog HDL语言引入任务与函数两种模块化程序的描述方式，使之便于理解和调试另外简化了程序的结构，增强了代码的易读性。任务和函数一般用于行为建模，编写验证程序（Test Bench）1.任务 任务(task)类似于一般的编程语言中的过程(process)，它可以从程序的不同位置执行共同的代码，通常把需要共用的代码段定义为任务，然后通过调用任务来使用它。在任务中可以包含时序控制等，还可以调用其他的任务和函数。任务的使用包括任务定义和任务调用。 在进行任务定义时，必须注意以下几点：　(1)任务定义结构不能出现在任何一个过程块的内部；　(2)和模块定义不一样，在第一行" 阅读全文

摘要： 为什么ARM微处理器要分那么多的模式呢？ARM微处理器在不同模式下对于系统资源的访问权限是不一样，在每种模式下都有若干的寄存器，只允许在当前模式下访问，异常服务程序使用专有寄存器可以节省上下文开销，缩短异常服务程序的执行时间，提高微处理器的效率。ARM处理器有以下几种工作模式。ARM微处理器的工作模式的转变（1）通过软件方式进入特权模式下修改CPSR的模式位M[4:0],在用户模式下是无法修改模式位的。（2）通过硬件方式：响应异常实现模式的切换。进入特权模式有什么目的呢？如果是硬件进入的话，将会实行异常服务程序。如果是软件进入的话，将会访问受系统保护的资源，因为受系统保护的资源在用户模式下是不 阅读全文