摘要：
Hi Everyone. Share My Tips during This week. 今天对于qstat和qdel 做些基本介绍。属于PBS（公开作业管理系统）的命令。 qstat 命令—用于查询作业状态信息。qdel 命令—用于删除已提交的作业 假如xiaomi 是自己的名字，想看自己账户下进 阅读全文
摘要：
后仿真出了问题如何解决 在ICC布局布线之后是PT，STA分析，当这些都显示ok时，我们还剩下最后一步工作 就是后仿真。 一般来讲，是基本不会有问题的，所以当出现问题的时候，我就懵了。师傅离职之前没有遇到过这情况，我该咋办呢？ 好吧，经过我的摸索后，我如今已经知道了，写下来作为笔记和知识分享。 当出 阅读全文
摘要：
itf文件由foundry提供的提供，用于生成tluplus文件，在ICC流程中使用。 grdgenxo -itf2TLUPlus -i <ITF file> -o <TLU+ file> TLUPlus是存储RC系数的二进制表格式。 TLUPlus模型通过包括宽度，空间，密度和温度对电阻系数的影响 阅读全文
摘要：
换工艺的时候数字IC设计需要哪些工艺库： Synopsys文件夹（DC和ICC使用） Synopsys文件夹中含有.lib 和.db文件是此工艺的时间模型 a) DC综合第一部分的目标库和链接库 b) 内容阐述： Logiclibrary 是半导体工艺厂商维护并提供的扩展名为.lib (ASCll码 阅读全文
摘要：
在dc家族系列中，DC_V,DC_E为根本的DC(Design Compiler)对象，具有dc所具有的根本fearture，DC在synopys对象系列中地位，无足轻重，也是业界应用最普遍的综合对象，比拟candence的RC（RTL compiler）有更大的客户群。进入到亚微米工艺下，DCT/ 阅读全文
摘要：
一.DesignWare是什么 摘自https://zhidao.baidu.com/question/473669077.html DesignWare是SoC/ASIC设计者最钟爱的设计IP库和验证IP库。它包括一个独立于工艺的、经验证的、可综合的虚拟微架构的元件集合，包括逻辑、算术、存储和专用 阅读全文
摘要：
在从前的资料周整理的，对于后端的许多还不清楚 前端工程师:初陈版主说的外,前端工程师还可以考虑掌握:掌握系统的划分:功能定义,资源分析,结构划分等体系结构上的知识.掌握关于低功耗,高速度,低面积相关的设计理念熟悉或掌握系统仿真平台的搭建:前仿真,后仿真和atpg仿真等仿真平台的扩充性和兼容性的知识, 阅读全文
摘要：
静态时序分析和动态时序仿真各有什么特点 回答一: IC时序验证用两种方法实现：一是动态时序分析，即根据电路中提取的延时参数，通过仿真软件动态的仿真电路以验证时序是否满足要求。二是静态时序分析，即通过分析设计中所有可能的信号路径以确定时序约束是否满足时序规范。 动态时序分析的时序确认通过仿真实现，分析 阅读全文
摘要：
DC综合简单总结（1） *****************set_dont_touch和set_dont_touch_network**************** ？ 在综合的过程中，为了不让DC工具自动优化一些我们不希望其优化的模块（比如CLK）我们通常都会设置set_ideal_network 阅读全文
摘要：
DC综合简单总结（2） 建立时间和保持时间和数据输出延时时间 一、概念 建立时间和保持时间都是针对触发器的特性说的。 建立时间（Tsu：set up time） 是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被稳定的打入触发器，Tsu就是指这个 阅读全文