lanlingshan

摘要： www.asmyword.comhttp://lvliang1023.blog.163.com/blog/static/68074437201131103023142/在ORCAD中对电路原理图进行Modify，通常需要Update相应的PCB Layout。具体方法:1、打开原理图文件，（ORCAD中打开），输出修改后的原理图的网表（PADS格式）。2.在PADS中新建一个设计，先导入LIBRARY,再导入ORCAD中输出的网表，无任何错误后保存此PCB文件。3.打开原来设计好的PCB Layout文件，执行TOOLs\Compare/ECO Tools 弹出比对对话框。原始文件选择当前文件 阅读全文

摘要： 一、异步信号同步器设计1、复位的设计：采用异步复位，同步释放电路http://www.cnblogs.com/qiweiwang/archive/2010/11/25/1887888.html2、异步信号同步器：http://www.srvee.com/analog/apply/ybxhtbqsj_60096_2.html ①电平同步器level 1 module synzer_ls( 2 data_out, 3 clk1, 4 clk2, 5 data_i... 阅读全文

摘要： 观点：凡是都有一个顺序，虽然FPGA是并行的，但是人们在处理问题时都是从某一个点入手，按照一定的顺序思考问题，解决问题。一、一个FPGA设计人员应该知道并会使用的①1.仿真：Modelsim,QuartusII(SimulatorTool) 2.综合：QuartusII(CompilerTool,RTLViewer,TechnologyMapViewer,ChipPlanner) 3.时序：QuartusII(TimeQuestTimingAnalyzer,TechnologyMapViewer,ChipPlanner) 4.调试：QuartusII(SignalTapIILogicAnaly 阅读全文

摘要： 我们都知道这个公式，但是它有什么物理意义呢，平时我们用卷积做过很多事情，信号处理时，输出函数是输入函数和系统函数的卷积，在图像处理时，两组幅分辨率不同的图卷积之后得到的互相平滑的图像可以方便处理。卷积甚至可以用在考试作弊中，为了让照片同时像两个人，只要把两人的图像卷积处理即可，这就是一种平滑的过程，可是我们怎么才能真正把公式和实际建立起一种联系呢，也就是说，我们能不能从生活中找到一种很方便且具体的例子来表达公式的物理意义呢？ 有一个七品县令，喜欢用打板子来惩戒那些市井无赖，而且有个惯例：如果没犯大罪，只打一板，释放回家，以示爱民如子。有一个无赖，想出人头地却没啥指望，心想：既然扬不了善名，出恶 阅读全文

摘要： 参看资料：Altera官网提供的CycloneII Device Handbook和USB-Blaster Download Cable User Guide。一、USB Female Plug Signal Name and Progrming Mode二、JTAG Configuration of Single Device Using aDownload Cable(1) The pull-up resistor should be connected to the same supply voltage as the USB-Blaster, MasterBlaster (VIO pi 阅读全文

摘要： （1）之前的笔记写过《补码探讨》，可知在FPGA综合成电路的时候最底层都是以补码的形式在运算，正数的补码就是本身，负数的补码要取反+1。（2）那么Verilog中编程的时候对编程人员来说，其实想不到现在的编译器(Quartus II 9.1和ISE10.1没有问题，更高的版本应该更加可以了)都支持verilog有符号运算的综合了。在定义时直接加上signed即可，如下： input signed [7:0] a, b; output signed [15:0] c; wire signed [15:0] x; reg signed [15:0]y; 很明显，这种采用signe... 阅读全文

摘要： Abstract撰寫Verilog時，雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過，但真的將每個module合併時，一些不可預期的『run-time』問題可能才一一浮現，這時得靠SignalTap II來幫忙debug。Introduction使用環境：Quartus II 8.0 + DE2-70 (Cyclone II EP2C70F896C6N)實際使用SignalTap II時，會發現有些reg與wire可以觀察，有些又無法觀察，在(原創) 如何使用SignalTap II觀察reg值? (IC Design) (Quartus II 阅读全文

摘要： 使用SignalTap II逻辑分析仪调试FPGA 摘 要 ：本文介绍了可编程逻辑器件开发工具Quartus II 中SingalTap II 嵌入式逻辑分析器的使用，并给出一个具体的设计实例，详细介绍使用SignalTap II对FPGA调试的具体方法和步骤。 关键字 ： SignalTap；硬件调试；FPGA 1 概述 --- 随着FPGA容量的增大，FPGA的设计日益复杂，设计调试成为一个很繁重的任务。为了使得设计尽快投入市场，设计人员需要一种简易有效的测试工具，以尽可能的缩短测试时间。传统的逻辑分析仪在测试复杂的FPGA设计时，将会面临以下几点问题：1）缺少空余I/O引脚。设计中器件的 阅读全文

摘要： 1、网上有人说Muxplus不可以综合Task语句，Quartus II可以综合Task语句，在翻看了夏宇闻的《Verilog数字系统设计教程》关于书中提到的可综合的Task写法似乎都是一个类型的，在Task里面并没有定义任何的输入输出类型以及变量。2、参考书中Task的写法，写了一个模拟陀螺仪的波形产生程序：GyroscopeWaveSimulation 1 module WaveGenerate(clk,reset,gp_x_pos,gp_x_neg); 2 input clk; 3 input reset; 4 output reg gp_x_pos; 5 output reg... 阅读全文

摘要： 数值在计算机中表示形式为机器数,计算机只能识别0和1,使用的是二进制,而在日常生活中人们使用的是十进制,正如亚里士多德早就指出的那样,今天十进制的广泛采用,只不过我们绝大多数人生来具有10个手指头这个解剖学事实的结果.尽管在历史上手指计数(5,10进制)的实践要比二或三进制计数出现的晚.(摘自<<数学发展史>>有空大家可以看看哦~,很有意思的).为了能方便的与二进制转换,就使用了十六进制(2 4)和八进制(23).下面进入正题.数值有正负之分,计算机就用一个数的最高位存放符号(0为正,1为负).这就是机器数的原码了.假设机器能处理的位数为8.即字长为1byte,原码能表 阅读全文