lanlingshan

摘要： 1、PPM ppm表示－每百万单位（parts per million）。在用作表示频率偏差时，它表示在一个特定中心频率下，允许偏差的值，频率以赫兹为单位。ppm和赫兹之间的换算关系如下式：△f=(f*ppm)/10^6这里 ppm 是最大变化值（+/-），f是中心频率（赫兹），△f是允许最大的频率变化范围。例如：如果100MHz的频率允许的100 ppm的频率误差。利用上面公式得出频率的变化是10kHz。那么系统的最大频率是100.01MHz，最小是99.99 MHz。例如：如果16.384MHz的频率允许的0.1ppm的频率误差，那么系统的最大频率是16.384Mhz+1.6384hz，. 阅读全文

摘要： 一、数据类型 1、整型 C标准没有具体规定各类整型数据所占内存字节数，只要求long型数据长度不短于int型，short型不长于int型。具体如何实现，由各计算机系统自行决定。如在微机上，int型和short都是16位，而long是32位。在VAX 750上，short是16位，而int和long都是32位，一般以一个机器字（word）存放一个int数据。前一阶段，微机的字长一般为16位，故以16位存放一个整数，但整数的范围太小，往往不够用，故将long型定为32位。而VAX的字长为32位，以32位存放一个整数，范围可达正负21亿，已足够用了，不必再将long型定为64位。所以将int和l.. 阅读全文

摘要： 如何让source insight支持中文注释，解决回车删除，移动光标出现乱码的问题？下面是解决方案：-------Source Insight3 中文操作(左右键、删除和后退键）支持宏-------感谢丁兆杰（zhaojie.ding@gmail.com）及互联网上辛勤耕耘的朋友们！！！Evan: sdcw@163.com① Project→Open Project，打开Base项目，将文中代码框中的所有内容函数复制到utils.em文件的最后；② 重启SourceInsight；③ Options→Key Assignments，将下面宏依次与相应按键绑定：Marco: SuperBack 阅读全文

摘要： 一、摘要 结合dsp_builder、matlab、modelsim和quartus ii等软件完成算法的FPGA实现。二、实验平台硬件平台：DIY_DE2软件平台：quartus ii9.0 + ModelSim-Altera 6.4a (Quartus II 9.0) + dsp_builder9.0 + matlab2010b三、软件平台的准备1、软件的匹配 根据altera的官方文档，可以看到quartus ii、modelsim、dsp_builder和matlab的版本匹配信息。如图1所示。http://www.altera.com/support/ip/dsp/ips-dsp.. 阅读全文

摘要： 一、摘要 为了能够跟Matlab 2010b配合使用dsp_builder，下载并安装了Quartus II 11.0套件。二、Quartus II各版本的异同Quartus II 11.0 与之前的软件有些不同，有以下几个不同的地方：（1）Quartus II 9.1之前的软件自带仿真组件；而之后软件不再包含此组件，因此仿真必须安装Modelsim。（2）Quartus II 9.1之前的软件自带硬件库，不需要额外下载安装；而10.0开始需要下载硬件库，可以根据需要选择安装。（3）Quartus II 11.0之前的软件Nios II 组件，若需要上系统，需要额外下载NIOS II组件；而. 阅读全文

摘要： NPN和PNP三极管的区别。另附全系列三极管应用参数 NPN和PNP主要就是电流方向和电压正负不同，说得“专业”一点，就是“极性”问题。 NPN 是用 B→E 的电流（IB）控制 C→E 的电流（IC），E极电位最低，且正常放大时通常C极电位最高，即 VC > VB > VE PNP 是用 E→B 的电流（IB）控制 E→C 的电流（IC），E极电位最高，且正常放大时通常C极电位最低，即 VC < VB < VE 总之 VB 一般都是在中间，VC 和 VE 在两边，这跟通常的 BJT 符号中的位置是一致的，你可以利用这个帮助你的形象思维和记忆。而且BJT的各极之间虽然不 阅读全文

摘要： Metastability in the asynchronous clocks and Synchronizer摘要：相较纯粹的单一时钟的同步电路设计，设计人员更多遇到的是多时钟域的异步电路设计。因此，异步电路设计在数字电路设计中的重要性不言而喻。本文主要就异步设计中涉及到的亚稳态问题，作简要介绍，并提出常用的解决办法——即同步器的使用。关键词：异步电路设计、亚稳态、同步器。Abstract: Compared with the pure one-clock synchronous designs，the designers more often deal with the multi-cl 阅读全文

摘要： 只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战，即跨越多个时钟域的数据移动，例如磁盘控制器、CDROM/DVD 控制器、调制解调器、网卡以及网络处理器等。当信号从一个时钟域传送到另一个时钟域时，出现在新时钟域的信号是异步信号。 在现代 IC、ASIC 以及FPGA 设计中，许多软件程序可以帮助工程师建立几百万门的电路，但这些程序都无法解决信号同步问题。设计者需要了解可靠的设计技巧，以减少电路在跨时钟域通信时的故障风险。 基础 从事多时钟设计的第一步是要理解信号稳定性问题。当一个信号跨越某个时钟域时，对新时钟域的电路来说它就是一个异步信号。接收该信号的... 阅读全文

摘要： 一、首先谈谈Dual-Port RAM和FIFO 1、相关的概念：PGA设计中，常用到的数据缓存IP有FIFO和RAM，其中RAM又分单口RAM、伪双口RAM、双口RAM。 单口与双口的区别在于，单口只有一组数据线与地址线，因此读写不能同时进行。而双口有两组数据线与地址线，读写可同时进行。FIFO读写可同时进行，可以看作是双口。双口RAM分伪双口RAM（Xilinx称为Simple two-dual RAM）与双口RAM（Xilinx称为true two-dual RAM）。伪双口RAM，一个端口只读，另一个端口只写；而双口RAM两个端口都可以读写。FIFO也是一个端口只读，另一个端口只写。F 阅读全文

摘要： www.asmyword.com一、关于Timequest的相关资料：1、“使用Quartus II 顾问和设计空间勘查器实现时序逼近”（官网）2、“使用Quartus II 物理综合优化功能实现时序逼近”，（官网）3、“时序逼近最佳HDL设计实践”，（官网）4、“TimeQuest时序分析器”。（官网）5、时序分析1静态分析基础 6、时序分析2TimeQuest教程 7、时序分析3优化策略（http://www.cnblogs.com/yuphone/archive/2011/09/20/2182112.html）8、《爱上FPGA开发——特权和你一起学NiosII》的第五章实战演练之时序收 阅读全文