lanlingshan

 

2012年4月25日

如何使用SignalTapII观察reg与wire值(真OO无双之真乱舞书http://www.cnblogs.com/oomusou/archive/2008/10/17/signaltap_ii_reg_wire.html)

摘要: Abstract撰寫Verilog時,雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過,但真的將每個module合併時,一些不可預期的『run-time』問題可能才一一浮現,這時得靠SignalTap II來幫忙debug。Introduction使用環境:Quartus II 8.0 + DE2-70 (Cyclone II EP2C70F896C6N)實際使用SignalTap II時,會發現有些reg與wire可以觀察,有些又無法觀察,在(原創) 如何使用SignalTap II觀察reg值? (IC Design) (Quartus II 阅读全文

posted @ 2012-04-25 14:59 lanlingshan 阅读(355) 评论(0) 推荐(0) 编辑

SignaiTapII基本知识(原文链接:http://www.fpga.com.cn/application/a166.htm)

摘要: 使用SignalTap II逻辑分析仪调试FPGA 摘 要 :本文介绍了可编程逻辑器件开发工具Quartus II 中SingalTap II 嵌入式逻辑分析器的使用,并给出一个具体的设计实例,详细介绍使用SignalTap II对FPGA调试的具体方法和步骤。 关键字 : SignalTap;硬件调试;FPGA 1 概述 --- 随着FPGA容量的增大,FPGA的设计日益复杂,设计调试成为一个很繁重的任务。为了使得设计尽快投入市场,设计人员需要一种简易有效的测试工具,以尽可能的缩短测试时间。传统的逻辑分析仪在测试复杂的FPGA设计时,将会面临以下几点问题:1)缺少空余I/O引脚。设计中器件的 阅读全文

posted @ 2012-04-25 14:49 lanlingshan 阅读(401) 评论(0) 推荐(0) 编辑

导航