2020年6月9日
Verilog HDL刷题笔记（06）(Circuit-Combinational Logic-Arithmetic Circuit)
摘要： 66.Create a half adder. A half adder adds two bits (with no carry-in) and produces a sum and carry-out. module top_module( input a, b, output cout, su 阅读全文
posted @ 2020-06-09 12:02 Kraken 阅读(3161) 评论(0) 推荐(0) 编辑