2020年6月7日
Verilog HDL刷题笔记（04）(Circuit-Combinational Logic-Basic Gates)
摘要： 44.Implement the following circuit: in-->out module top_module ( input in, output out); assign out=in; endmodule 45.Implement the following circuit: m 阅读全文
posted @ 2020-06-07 08:05 Kraken 阅读(4216) 评论(0) 推荐(0) 编辑