09 2021 档案

MIO、EMIO、AXI_GPIO
摘要：参考： https://www.jianshu.com/p/f9a3b36b25f6 https://blog.csdn.net/weixin_42066185/article/details/104066170 1 MIO 从ZYNQ的PS部分连接到FPGA的外部管脚，引脚位置固定所以不需要添加引 阅读全文
posted @ 2021-09-30 16:17 km_zzy 阅读(440) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示