上一页 1 ··· 5 6 7 8 9 10 11 12 13 ··· 27 下一页
摘要: 1、我们将实现一个顺序存储结构 经典的C语言描述的线性表顺序存储结构通常使用数组来实现的,下面我们也将用数组来实现。我们将实现线性表的增删改查的功能。 顺序存储结构操作的要点和难点其实就是数组的批量移动。因为在数组描述的顺序表中,删除操作,需要将从待删除元素的位置之后的所有元素都往前移动一位;而插入操作,需要将待插入元素的位置,包括原先在该位置的元素及其后面的元素都往前移动一位。而实现删除和插... 阅读全文
posted @ 2013-07-14 17:43 陈哈哈 阅读(1145) 评论(0) 推荐(0) 编辑
摘要: 从本篇文章中,我们将从代码层面知道委托和事件的差异和用处,并且我们不会用猫和老鼠之类奇怪的比喻来混淆大家。首先,我们知道委托和事件都可以用来调用跟自己方法签名一样的方法。容易混淆大家的地方大多在于这两者之间的区别。从我们使用委托delegate和事件event上的主要有两大区别(如表1所示)。 表1 委托和事件的区别序号区别委托事件1是否可以使用=来赋值是否2是否可以在类外部进行调用是否3是否是一个类型是否,事件修饰的是一个对象--参考MSDN上关于委托和事件的定义。一个例子我们将创建两个类ClassA和ClassB,这两个类都很简单,只有一个方法,并且这两个类的方法签名一样。ClassC内有 阅读全文
posted @ 2013-07-14 17:31 陈哈哈 阅读(16169) 评论(3) 推荐(3) 编辑
摘要: 发布这系列的EDA课程VHDL实验是因为有着和单片机系列同样的理由,另外,这个系列的文档只进行过波形图仿真,部分的程序可能不能在硬件上运行。目录实验二 8位加法器设计实验三 组合逻辑电路的VHDL设计实验四 时序逻辑电路的VHDL设计实验五 含有控制信号的计数器VHDL设计实验六 序列信号检测器的VHDL设计实验七 状态机设计ADC0809采样控制电路 阅读全文
posted @ 2013-07-06 20:42 陈哈哈 阅读(556) 评论(0) 推荐(0) 编辑
摘要: 一、实验目的学习用状态机实现A/D转换器ADC0809的采样控制电路。二、实验内容利用QuartusⅡ实现A/D转换器ADC0809的采样控制电路状态机设计;给出仿真波形。最后进行引脚锁定并进行测试,硬件验证设计电路对ADC0809的控制功能。三、实验仪器与器材计算机1台,GW48-PK2S实验箱1台,QuartusⅡ6.0 1套。四、实验用VHDL 设计的状态机的一般结构有以下几部分组成:1. 说明部分说明部分中有新数据类型TYPE 的定义及其状态类型(状态名)和在此新数据类型下定义的状态变量。状态类型一般用枚举类型,其中每一个状态名可任意选取。但为了便于辨认和含义明确,状态名最好有明显的解 阅读全文
posted @ 2013-07-06 19:45 陈哈哈 阅读(14557) 评论(0) 推荐(0) 编辑
摘要: 一、实验目的(1)进一步熟悉Quartus II软件和GW48-PK2S实验系统的使用方法;(2)用状态机实现序列检测器的设计,了解一般状态机的设计与应用二、实验内容1. 基本命题利用Quartus II实现一个8位的序列检测器设计;给出仿真波形。最后进行引脚锁定并进行测试,硬件验证设计电路对给定序列的检测功能。2. 扩展命题在上述设计基础上,通过修改设计,实现以最简便的预置方法,获得n位序列检测器的功能。三、实验仪器与器材计算机1台,GW48-PK2S实验箱1台,QuartusⅡ6.0 1套。四、实验1. 基本命题① 总体设计设计两个进程。进程Com1:实现序列的检测进程Com2:实现检测结 阅读全文
posted @ 2013-07-06 19:42 陈哈哈 阅读(7779) 评论(0) 推荐(0) 编辑
摘要: 一、实验目的学习计数器的设计、仿真和硬件测试,进一步熟悉VHDL设计技术。二、实验仪器与器材计算机1台,GW48-PK2S实验箱1台,QuartusⅡ6.0 1套。三、实验1. 基本命题在QuartusⅡ上设计一个含计数使能、异步复位和计数值并行预置功能的4位加法计数器,并进行编辑、编译、综合、适配、仿真,给出其所有信号的时序仿真波形。1) 实验原理由数电知识可知,4位加法计数器由clk时钟,rst置位,en使能,cq输出,cout进位输出构成。2) 程序设计3) 编译仿真波形图1 4位加法计数器波形从图1分析可知,在每一个时钟上身沿到来的时候,4位加法计数器计数值加1(图中1),最大计数值为 阅读全文
posted @ 2013-07-06 19:37 陈哈哈 阅读(7790) 评论(0) 推荐(0) 编辑
摘要: 一、实验目的熟悉QuartusⅡ的VHDL文本设计过程,学习简单时序逻辑电路的设计、仿真和测试方法。二、实验1. 基本命题用VHDL文本设计触发器,触发器的类型可任选一种。给出程序设计、仿真分析、硬件测试及详细实验过程。① 实验原理由数电知识可知,D触发器由输入的时钟信号(CLK)、数据输入口(D)和数据输出(Q)构成。本程序通过进程监视CLK和D\,当CLK为上升沿的时候,将D赋值给Q,要完成这个赋值操作,必须再借助一个信号S来进行值的传递。② 程序设计③ 仿真分析仿真预测:输入一组波形,当且仅当CLK为上升沿的时候,Q输出D的值;否则,Q保持原值不变。图1 D触发器仿真波形图 结论:仿真的 阅读全文
posted @ 2013-07-06 19:29 陈哈哈 阅读(5636) 评论(0) 推荐(0) 编辑
摘要: 一、实验目的熟悉QuartusⅡ的VHDL文本设计过程,学习简单组合逻辑电路的设计、仿真和测试方法。二、实验内容1. 基本命题完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤。最后在实验系统上进行硬件测试,验证本项设计的功能。2. 扩展命题将设计的2选1多路选择器看成是一个元件mux21a,利用元件例化语句设计能够满足图3-1所示仿真波形的逻辑功能的双2选1多路选择器。图3-1 仿真波形三、实验仪器与器材计算机1台,GW48-PK2S实验箱1台,QuartusⅡ6.0 1套。四、实验将实验原理、设计过程、仿真步骤、仿真波形和分析结果、硬件测试实验结果写进实验报告。2选 阅读全文
posted @ 2013-07-06 19:25 陈哈哈 阅读(7249) 评论(0) 推荐(0) 编辑
摘要: 一、实验目的熟悉利用QuartusⅡ的图形编辑输入法设计简单组合电路,掌握层次化设计方法,并通过8位全加器的设计,进一步熟悉利用EDA软件进行数字系统设计的流程。二、实验仪器与器材计算机1台,GW48-PK2S实验箱1台,QuartusⅡ6.0 1套。三、实验内容1. 基本命题利用图形输入法设计一个一位半加器和全加器,再利用级联方法构成8位加法器。2. 扩展命题利用文本输入法设计4位并行进位加法器,再利用层次设计方法构成8位加法器。通过时序仿真,比较两种加法器的性能。四、实验设计思路按照如图2-1,2-2,2-3设计半加器、全加器、串行级联加法器① 设计半加器图2-1半加器设计图② 设计全加器 阅读全文
posted @ 2013-07-06 19:19 陈哈哈 阅读(27332) 评论(0) 推荐(0) 编辑
摘要: 1、查看系统事件,发现弹出如下的错误2、根据上面的错误,我们很容易就可以判断是禁用了账户引起的2.1后面进入计算机管理,再进入用户管理2.2双击点开Internet来宾用于,发现此用户已经停用了。2.3双击点开与IIS访问有关用户,发现用户已经停用了2.4我们只要去掉“账户已停用”的钩就行了。3、在事件查看器中,我们又发现新的警告(如3.1所示)3.1新的问题,用户首次登录前必须修改密码 描述: 由于错误 用户首次登录之前必须更改密码。 ,服务器无法登录 Windows NT 帐户 'IUSR_PC2012101915AEZ'。返回数据是错误代码。 3.2 去掉“用户下次登录时 阅读全文
posted @ 2013-07-06 16:14 陈哈哈 阅读(1229) 评论(0) 推荐(0) 编辑
上一页 1 ··· 5 6 7 8 9 10 11 12 13 ··· 27 下一页