摘要：前言 为了避免每次SPI驱动重写，直接参数化，尽量一劳永逸。 SPI master有啥用呢，你发现各种外围芯片的配置一般都是通过SPI配置的，只不过有3线和四线。 SPI slave有啥用呢，当外部主机（cpu）要读取FPGA内部寄存器值，那就很有用了，fpga寄存器就相当于RAM，cpu通过SPI 阅读全文

摘要：参考博客 https://blog.csdn.net/u010712012/article/details/77755567 https://blog.csdn.net/Reborn_Lee/article/details/87436090 参考论文 基于FPGA的自然对数变换器的设计与实现.pdf 阅读全文

摘要：1.添加包含子IP的模块到block design，报错如下所示： 错误的后面提供了解决方法：在tcl命令行中输入如下指令，添加子IP的xci文件即可。 set_property generate_synth_checkpoint 0 [get_files RAM128X16.xci] 参考链接：h 阅读全文

摘要：现象 在vivado2018.3下生成了RAM IP，丢到modelsim中仿真发现doutb输出均为0。调整AB端口的时钟速率，发现低于5ns不行，输出为0。但5ns以上正常。 解决方法 比对了vivado自带的仿真和modelsim的仿真，时钟设置过小的时候，结果均为0。排除软件问题。 *延长R 阅读全文