怎样让外部信号第一级寄存器吸入IOB

参考：https://blog.csdn.net/q774318039a/article/details/88778669

前言

从FPGA的PAD到IOB里面的寄存器是有专用布线资源的，而到内部其他寄存器没有专用的布线资源。使用IOB里面的寄存器可以保证每次实现的结果都一样，使用内部其他寄存器就无法保证每次用的都是同一个寄存器且采用同样的布线。

流程

(1)有如下代码：

`timescale 1ns/1ps
module iob_top (
    input     i_clk       ,
    input     i_a         ,
    output    o_b                    
);
reg [1:0] r_a_edge = 2'd0;
always @(posedge i_clk)
begin
    r_a_edge <= {r_a_edge[0],i_a};
end
reg [11:0] r_cnt = 'd0;
always @(posedge i_clk)
begin
    if (r_a_edge == 2'b01)
        r_cnt <= 'd0;
    else 
        r_cnt <= r_cnt + 'd1;
end
assign o_b = r_cnt[11];

endmodule // end the iob_top model