2018年1月10日
【vivado】AXI4接口verilog代码分析
摘要： 用vivado创建new AXI4 IP，配置：AXI4-Full，Master。分析内部关于AXI4接口自动产生的代码。 1、在 M_AXI_ACLK 同步时钟下，抓取 INIT_AXI_TXN 由低变高，让 init_txn_pulse 产生个pulse信号； 2、输入信号 INIT_AXI_T 阅读全文
posted @ 2018-01-10 17:45 KevinChase 阅读(5260) 评论(0) 推荐(0) 编辑