2017年8月22日
【Flash】spi-flash规范分析
摘要： 一、SPI Modes Serial Peripheral Interface Bus At CPOL=0 the base value of the clock is zero, i.e. the idle state is 0 and active state is 1. For CPHA=0, 阅读全文
posted @ 2017-08-22 20:34 KevinChase 阅读(430) 评论(0) 推荐(0) 编辑
【FPGA】verilog实现的i2c接口控制
摘要： i2c协议规范： 一、时钟 首先第一步是产生fast-mode的400khz的scl速率，假设方波高低电平各占一半，即1.25us，理论上不满足规范上scl低周期1.3us，但是绝大多数器件都支持稍微超过400khz的速率。 我们仍打算产生一个规范内的速率。输入时钟clk=20mhz，计数12+1次 阅读全文
posted @ 2017-08-22 14:39 KevinChase 阅读(2423) 评论(0) 推荐(0) 编辑