摘要： 分析几个芯片的控制接口，为下一步写verilog代码做准备。 首先，受限于adc的work频率最大27mhz，整个控制模块的平台 clk=20mhz，50ns。 供电芯片 4个共用一个spi接口，通过/sync[4:1]来区分，相当于片选信号 时序分析： t1=20ns(min)@3.3V，sclk 阅读全文