2018年4月27日
十五、S3C2440裸机—系统时钟和定时器
摘要： 15.1 介绍 CPU 的时钟控制逻辑既可以外接晶振，然后通过内部电路产生时钟源；也可以直接使用外部提供的时钟源，它们通过引脚的设置来选择。S3C2440A有两个锁相环，（MPLL）一个用于FCLK、PCLK和HCLK，（UPLL）另一个用于USB模块（48MHZ）。时钟控制逻辑给整个芯片提供三种时 阅读全文
posted @ 2018-04-27 22:17 游戏进行中 阅读(769) 评论(0) 推荐(0) 编辑