会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
习惯科夫
博客园
首页
新随笔
联系
订阅
管理
10 2020 档案
verilog中的reg型一定对应电路中的寄存器吗
摘要:解答上一次提出的问题
阅读全文
posted @
2020-10-08 09:33
习惯科夫
阅读(832)
评论(0)
推荐(1)
编辑
线网类与寄存器型区别
摘要:我们时常在意wire类型与reg类型的区别,这实际上是线网型和寄存器型的区别
阅读全文
posted @
2020-10-02 09:14
习惯科夫
阅读(2167)
评论(0)
推荐(1)
编辑
verilog语言简述
摘要:verilog语言简述 verilog是硬件描述语言,并不是单纯的“敲代码”。 C语言与Verilog的最大区别 互连:在硬件系统中,互连可以将实现模块间的连接,而C语言中并没有这样的变量。Verilog的wire型变量配合一些驱动结构能有效地描述出网线地互连 并发:C语言天生是串行的,不能描述
阅读全文
posted @
2020-10-01 10:41
习惯科夫
阅读(3022)
评论(0)
推荐(0)
编辑
公告
点击右上角即可分享