随笔分类 -  Verilog

摘要:解答上一次提出的问题 阅读全文
posted @ 2020-10-08 09:33 习惯科夫 阅读(832) 评论(0) 推荐(1) 编辑
摘要:我们时常在意wire类型与reg类型的区别,这实际上是线网型和寄存器型的区别 阅读全文
posted @ 2020-10-02 09:14 习惯科夫 阅读(2166) 评论(0) 推荐(1) 编辑
摘要:verilog语言简述 ​ verilog是硬件描述语言,并不是单纯的“敲代码”。 C语言与Verilog的最大区别 互连:在硬件系统中,互连可以将实现模块间的连接,而C语言中并没有这样的变量。Verilog的wire型变量配合一些驱动结构能有效地描述出网线地互连 并发:C语言天生是串行的,不能描述 阅读全文
posted @ 2020-10-01 10:41 习惯科夫 阅读(3021) 评论(0) 推荐(0) 编辑
摘要:#verilog入门实例2——双端口RAM,单按键控制多样式流水灯 ##一. 双端口RAM 设计一个位宽8bit,地址深度为128,可以同时读写的双端口RAM 模块名字:ram_dual 功能说明:当外部给出写使能时,写地址和写数据有效,将数据存放在对应地址中。当外部给出读使能时,通过读地址读取数据 阅读全文
posted @ 2020-08-06 11:18 习惯科夫 阅读(1362) 评论(0) 推荐(0) 编辑
摘要:#verilog入门实例一 分频器设计,要求:对输入时钟clk,进行分2、5、10分频。例如输入时钟50Mhz,输出时钟就是25、10、5Mhz。 主要思路: 偶数分频:假设偶数为EVEN,对时钟信号周期进行计数,则先写一个模(EVEN)的计数器,只要计数至EVEN-1则使输出信号翻转,便形成了偶数 阅读全文
posted @ 2020-07-31 12:17 习惯科夫 阅读(709) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示
🚀
回顶
收起
  1. 1 404 not found REOL
404 not found - REOL
00:00 / 00:00
An audio error has occurred.