习惯科夫

摘要： Makefile是什么 一般来说，程序编译需要把源文件编译成中间代码文件，在Windows下是.obj文件，UNIX下是.o文件，即Object File，这个动作叫做编译（compile）。然后再把大量的Object File合成执行文件，这个动作叫做链接（Link） Makefile是linx系 阅读全文

摘要： 解答上一次提出的问题 阅读全文

摘要： 我们时常在意wire类型与reg类型的区别，这实际上是线网型和寄存器型的区别 阅读全文

摘要： verilog语言简述 ​ verilog是硬件描述语言，并不是单纯的“敲代码”。 C语言与Verilog的最大区别 互连：在硬件系统中，互连可以将实现模块间的连接，而C语言中并没有这样的变量。Verilog的wire型变量配合一些驱动结构能有效地描述出网线地互连 并发：C语言天生是串行的，不能描述 阅读全文

摘要： #verilog入门实例2——双端口RAM，单按键控制多样式流水灯 ##一. 双端口RAM 设计一个位宽8bit，地址深度为128，可以同时读写的双端口RAM 模块名字：ram_dual 功能说明：当外部给出写使能时，写地址和写数据有效，将数据存放在对应地址中。当外部给出读使能时，通过读地址读取数据 阅读全文

摘要： #verilog入门实例一 分频器设计，要求：对输入时钟clk，进行分2、5、10分频。例如输入时钟50Mhz，输出时钟就是25、10、5Mhz。 主要思路： 偶数分频：假设偶数为EVEN，对时钟信号周期进行计数，则先写一个模（EVEN）的计数器，只要计数至EVEN-1则使输出信号翻转，便形成了偶数 阅读全文

摘要： 在爬取小说的过程中，文件大小大于2.56MB，出现停止。 一般会出现“the file size exceeds configured limit.Code insight features are not available” 查阅资料后，在pycharm的help->edit custom pr 阅读全文

摘要： 安装时强制使用国内的源进行安装 感谢https://blog.csdn.net/u013901768/article/details/82343512 阅读全文