储存器 < = > CPU 的连接
主储存器与CPU的连接
1）通过数据总线（位），地址总线（内存大小MB）， 控制总线（读写命令）
2）总线位数乘以工作频率正比于数据传输率
3）地址总线的位数决定了可寻址的最大内存空间
4）控制总线 指出了总线的周期类型和本次完成的时刻。
其中 -》 数据总线 链接了数据寄存器 MDR。
地址总线 -〉内存中的地址寄存器 MAR
主存的扩容
因为单个储存芯片的容量总是有限的，实际储存器的需求是远远超出单个储存芯片的差距；
因此需要从字和位两个方面进行扩容，位 扩展法，字扩展法
位扩展法
CPU的数据线数和储存芯片的数据位数不一定相等，此时需要对储存芯片的扩位；
例如：把8个8K1位RAM芯片，组成一个8K8位的储存器。 8片的RAM芯片的地址线A12～A0，CS片选信号，WE控制信号。
仅采用位扩展的时候，各个芯片链接地址线方式相同，但是数据连接房方式不同，因为要同一时刻激活所有芯片
所以片选信号CS要连接到所有芯片
如上所述，地址总线是分别的，8K需要13个地址线，数据线D0-D7 每根都连接一个RAM芯片
字扩展法
例如4片的16K * 8位的RAM芯片，组建成一个64K * 8位的RAM储存芯片；
地址的头几位是片选信号，00 - 01 - 10 - 11 等区分四片储存芯片
字位同时扩展
与CPU的连接
地址线：
当储存芯片的地址和CPU地址不详等的时候，通常是要把CPU的地址线的低位和储存芯片的地址线相连；
数据线：
CPU的数据线和储存器的数据线也不一定相等，在相等的时候可以直接相连，在不相等的时候，必须对储存芯片扩位；
使数据位数和CPU的数据线相等；
读写总线：
一般都是和CPU的读写命令线和储存芯片的读写控制端相连； 读 RD 写位WE 均为低电平有效
片选线连接：
低电平有效，CPU访问IO表示高电平，不要求储存器工作；
习题方便理解：
-
为内存选择合适的ROM和RAM：
计算机的主存为64KB（字长）其中ROM区位4KB，其余是RAM区；
现在用2K8的ROM 和4K4的RAM各需要多少片？ROM 4KB/2KB=2 片 RAM 60K/4K * 2 （2片位扩展）= 30 片
