2024年10月6日
Design Compiler（一）
摘要： 1.png (88.73 KB, 下载次数: 161) 下载附件 保存到相册 2019-2-2 17:20 上传 逻辑综合的行为是将数字电路的寄存器传输级描述（RTL，RegisterTransfer Level）“综合”成门级网表（Gate-Level Netlist）。Design Compil 阅读全文
posted @ 2024-10-06 23:38 江左子固 阅读(58) 评论(0) 推荐(0) 编辑