摘要：[Mux](https://hdlbits.01xz.net/wiki/Bugs_mux2) ```module top_module ( input sel, input [7:0] a, input [7:0] b, output [7:0]out ); assign out = sel?a:b 阅读全文

摘要：这篇开始More Verilog Features的学习，也是Verilog Language的最后一节。 # 学习： [Conditional ternary operator](https://hdlbits.01xz.net/wiki/Conditional) ``` module top_m 阅读全文

摘要：[Always Blocks](https://hdlbits.01xz.net/wiki/Alwaysblock1) ``` // synthesis verilog_input_version verilog_2001 module top_module( input a, input b, o 阅读全文

摘要：考试/ece241 2013 Q8 - HDLBits (01xz.net) 这就是一个序列检测器，并且是一个连续的检测器 1 module top_module ( 2 input clk, 3 input aresetn, // Asynchronous active-low reset 4 i 阅读全文

摘要：Fsm hdlc - HDLBits (01xz.net) 对于状态机，真的是不理解，需要从相关书籍再重头学起，而且看csdn中有提到官方答案，也要去查查 (30条消息) HDLBits答案(19)_Verilog有限状态机(6)_能导致@(posedge)_日拱一卒_未来可期的博客-CSDN博客 阅读全文