cadence upf低功耗流程的仿真验证
本文是记录项目过程中遇到的奇巧淫技，如有遗漏或者不足，请大家改正和补充，谢谢。
随着深亚微米技术的普及与发展，leakage功耗在整个功耗中的比重越来越大，比如45nm下，已经占到了60%以上，所以低功耗解决方案应运而生。目前已经有一套标准的低功耗设计流程，流程有CPF（cadence主导）和UPF（synopsys主导）两种，但技术趋势是UPF会大一统，所以本篇将为那些仍旧使用ncverilog而不是vcs仿真工具的苦逼们提供一些参考。
目前常用的降低低功耗的方法有四种：多电压域、时钟门控、电源关断和动态电压频率调整。其中的时钟门控对验证影响较小，大家应该都接触过，而剩下的三个对验证工作影响较大，需要用到各个EDA厂商的低功耗解决方案。
闲话就说这么多，那么cadence如何使用upf来实现低功耗流程的仿真验证呢？
第一步，先得有UPF文件，根据设计需求，使用TCL建立脚本，建立和管理独立电压源、确定隔离、建立电平漂移等，一般是设计或者后端人员书写，验证工程师当然也可以写，具体内容参考IEEE 1801。
第二步，仿真case中添加电源上电过程，使用$supply_on函数给相应VDD上电。
第三步，将UPF嵌入到仿真命令中，即：
irun -lps_1801 sim.upf -lps_assign_ft_buf -lps_iso_verbose ...
或者
1 ncvlog ...
2 ncelab -lps_1801 sim.upf -lps_assign_ft_buf -lps_iso_verbose ...
3 ncsim ...
相关options解释如下：
①-lps_1801 filename: 指定符合IEEE 1801标准的UPF文件；
②-lps_assign_ft_buf: 指定assign赋值被当做buffer对待，而非默认的wire，好处是从always-on domain进入和穿过power-down domain的信号被force成x，便于debug；
③-lps_const_aon: 对处在power-down domain并且直接和always-on domain相连接的tie-high或者tie-low constant，不使能corruption功能；默认不使用该功能；
④-lps_enum_rand_corrupt：对于用户定义的enum类型数据，在电源关断后，随机从枚举列表中选择一个值作为变量值；和该命令相类似的还有-lps_enum_right, -lps_implicit_pso等，因为不常用，就不一一介绍了；
⑤-lps_iso_verbose: 使能isolation的log功能，这个一般需要加上；
⑥...
其它的options请参考cadence的low-power simulation guide。
最后，运行仿真即可。
最后说一下low power流程验证正确性和完备性的确认方法。
①增加的low power流程不能影响芯片本身功能的正确性，比如通过电源关断来降低芯片功耗，则关断再打开后，芯片还可以正常work。这部分可以利用原有的self-check验证环境来确认。
②利用log文件分析，上述仿真命令-lps_verbose和UPF文件会为仿真输出与low power相关的warning, error以及assertion信息，通过log文件可以check流程的正确性；
③自动的assertion checker分析，使用-lps_verify选项可以自动检查电源关断顺序（隔离->复位->断电）和电源打开过程（上电->解复位->解隔离），如不满足该时序要求，会自动报错；
④利用覆盖率保证验证完备性，使用-lps_vplan选项依据UPF文件生成low power验证计划，通过simvision提供的coverage接口，得到low power相关的功能覆盖率；
