摘要：
来源：http://www.360doc.com/content/11/0304/13/5560050_98030898.shtml 一直以来对于ARM体系中所描述的RO，RW和ZI数据存在似是而非的理解，这段时间对其仔细了解了一番，发现了一些规律，理解了一些以前书本上有的但是不理解的东西，我想应该有不少人也有和我同样的困惑，因此将我的一些关于RO，RW和ZI的理解写出来，希望能对大家有所帮... 阅读全文
摘要：
1、PLL（锁相环） 为了降低电磁干扰和降低板间布线要求，芯片外接的晶振频率通常很低（这块板子用的12MHz），通过时钟控制逻辑的PLL提高系统使时钟。锁相环起到的是倍频的作用，锁相环的使用有锁定和连接的过程。（有的芯片锁定连接过程是自动完成的比如S3C2440，有的则需要手动编程实现锁定和连接，总之PLL属于一种片上外设，不同厂家的产品使用上略有不同） 以S3C2410为例，其... 阅读全文