Xilinx ZYNQ-7000系列PSOC芯片分析
![](https://img2022.cnblogs.com/blog/712310/202205/712310-20220502130423815-1218191419.png)
Xilinx创造性地将PS(Process System)和PL(Programable Logic)集成到一块芯片中,推出ZYNQ-7000系列可编程SoC,它们使用相同的PS核,区别在于PL部分的硬件资源。官方推荐使用ISE开发工具。
PS和PL各自使用独立的电源,PS-PL之间的内部互联采用CoreLink Network Interconnect(NIC-301)技术。
PL源自Xilinx 7系列FPGA,如Artix-7和Kintex-7,集成了不同的硬件资源:
UG474: Configurable Logic Blocks(CLBs)
UG473: Port and Width Configurable Block RAM(BRAM)
UG479: DSP slices with a 25x18 multiplier, 48bit accumulator and pre-adder(DSP48E1)
UG480: User Configurable analog to digital convertor(XADC)
UG472: Clock Mgmt tiles(CMT)
Configurable Block with 256b AES for decryption and SHA for authentication
UG471: Configurable SelectIO technology
UG482 & UG476: Optionally GTP or GTX multi-gigabit transceivers
PG054: PCIe Block
PS特性
资源 | 全称 | 说明 |
SLCRs | System-Level Control Registers | 配置PS行为 |
SCU | Snoop Control Unit | 保持L1和L2的Cache一致性 |
ACP | Accelerator Coherency Port |
PL(master) to PS(slave) 64b AXI slave port 可以访问L2和OCM |
OCM | On-Chip Memory |
256KB, Dual Ported 可以被CPUs, PL和中央互联单元访问 |
DMA | Direct Memory Access | PS使用4个通道,PL使用4个通道 |
GIC | General Interrupt Controller | 20 from the PL |
PS MIO I/Os |
分属两个电源域: PIN[15:0]属于Bank 0 Voltage PIN[53:16]属于Bank 1 Voltage |
PS-PL互联