会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
A little progress every day
每天都进步一点
博客园
首页
新随笔
联系
管理
订阅
2017年12月24日
在VerilogHDL中调用VHDL的模块
摘要: 最近忽然要用到在VerilogHDL中调用VHDL的模块,从网上找了例程,把自己会忘掉的东西记在这里,。 2选1多路复用器的VHDL描述:entity mux2_1 is port( dina : in bit; dinb : in bit; sel : in bit; dout : out bit
阅读全文
posted @ 2017-12-24 14:16 风尘孤客
阅读(1921)
评论(0)
推荐(0)
编辑
公告