2014年12月26日
32位先行进位加法器的实现
摘要： 我的verilog处女作，已通过ise仿真，未进行FPGA开发板仿真。【处女作，一天半查资料，半天敲写，两天调试，共八九次修改。】一、总体设计：1.电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位... 阅读全文
posted @ 2014-12-26 13:05 jiu~ 阅读(5272) 评论(0) 推荐(2) 编辑