摘要:
ChangeMPllValue((mpll_val>>12)&0xff, (mpll_val>>4)&0x3f, mpll_val&3);ChangeClockDivider(key, 12);1)FLCK、HCLK和PCLK的关系S3C2440有三个时钟FLCK、HCLK和PCLKs3c2440官方手册上说P7-8写到:FCLK is used by ARM920T,内核时钟,主频。HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the 阅读全文
摘要:
FCLK, HCLK, and PCLK(S3C2410)http://blog.chinaunix.net/u/21948/showart_362619.html文章说明:calmarrow(lqm)原创,参考thisway.diy的《S3C2410完全开发》文章引自:http://piaoxiang.cublog.cn clock部分比较容易,现在按照datasheet的思路梳理一下。一、对clock的基本认识 第七部分是“clock & power management”,总结如下: 1 s3c2410的clock & power management模块包含三个部分:c 阅读全文
摘要:
S3C2440 FCLK、HCLK、PCLK的配置 三星官方搭载的wince系统的FLCK值为400MHz,HCLK值为100MHz、PCLK值为50MHz。那么这些值通过什么方法计算出来呢?大概过程如下,这些值在外部晶振12MHz的基础上通过PLL的作用倍频到我们需要的核心频率如400MHz,由于该频率过高,需要通过对预分频器进行适当的设置获取外围设备能够正常工作的频率如HCLK 100MHz、PLCK 50MHz。在这里有必要说明FCLK、HCLK、PCLK的含义,FCLK为内核时钟,HCLK为总线时钟(包括USB时钟),PCLK为I/O接口时钟(如常用的SPI、I2C、UART的时钟配置 阅读全文