会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Jiffy
博客园
首页
新随笔
联系
订阅
管理
2018年1月22日
视频信号 DCLK/DE/HS/VS
摘要: DCLK 像素时钟 DE 视频有效信号 HS 行同步信号 VS 场同步信号
阅读全文
posted @ 2018-01-22 21:54 Jiffy_Chen
阅读(1073)
评论(0)
推荐(0)
编辑
我走了,妈妈就会回来了
摘要: 爸爸 今天看到你偷偷掉眼泪,我心里很难过。 我知道家里给我治病已经花了很多钱了,也没钱了,妈妈也走了。 这都是因为我。 如果我走了,妈妈就会回来了,你们就可以继续像以前一样开开心心的。 我不想治了,我们回家好吗? 张佳烨 7岁 黑龙江
阅读全文
posted @ 2018-01-22 20:02 Jiffy_Chen
阅读(126)
评论(0)
推荐(0)
编辑
2018年1月19日
serdes通信的几点总结
摘要: 1、8b10b编码的目的是直流平衡 2、可以自己矫正01个数保持平衡的8b10b编码模块才是完整的 3、k码是为了自己能找到对齐的位置 4、两个非k码的10b数,前后不会组成一个k码(保证k码对齐正确)
阅读全文
posted @ 2018-01-19 21:31 Jiffy_Chen
阅读(245)
评论(0)
推荐(0)
编辑
2018年1月17日
FPGA时序优化
摘要: 1、面积换速度 这一点其实算不上是时序优化,而是总体的设计思路。例如乒乓设计,改大位宽降时钟频率这种设计思路; 2、使用时序逻辑设计 组合逻辑层级过多会引入较多延迟; 3、降低扇入扇出 例如计数器尽量用小位宽,如果是大位宽计数器建议拆成多级计数; if的判断条件尽量用小位宽,如果判断条件是cnt,考
阅读全文
posted @ 2018-01-17 15:46 Jiffy_Chen
阅读(525)
评论(0)
推荐(0)
编辑
公告