摘要: 占坑。 阅读全文
posted @ 2024-06-08 16:40 蕉太羊 阅读(38) 评论(1) 推荐(0) 编辑
摘要: 写在前面:联合仿真需要版本对应,我的2020的modelsim和2020的vivado是可以用的。如果不对应,下边会编译报错。 第一步,编译仿真库文件。 点击菜单栏Tools-->Compile Sim Libary, 第一行Simulator选择Modelsim 接下来Family选择你需要的器件 阅读全文
posted @ 2024-06-05 21:30 蕉太羊 阅读(64) 评论(2) 推荐(0) 编辑
摘要: 先选中信号,然后在上方搜索框输入后按回车就可以搜索,搜索框右边分别为搜索上一个和搜索下一个。 阅读全文
posted @ 2024-06-05 12:42 蕉太羊 阅读(29) 评论(0) 推荐(0) 编辑
摘要: 第四章、第五章 OFDM技术 1. ZP保持子载波正交性原理: 在每个符号前,添加了ZP(zero pad/zero prefix)。收到的信号为多径信号,多径分量的最大延迟τ<ZP宽度。 在收到信号后,假定定时准确,也就是图中FFT窗所示。将下一个符号的ZP部分搬移到当前符号起始位置,也就是将图中 阅读全文
posted @ 2024-05-31 13:57 蕉太羊 阅读(78) 评论(9) 推荐(0) 编辑
摘要: 苯人原创,排版很差,爱看不看。 SD卡有好几种总线协议,包括SD总线协议,SPI协议,UHS-II协议和PCIe协议。 还有两种接口,一种是八个触点的,这种卡包括低速卡和高速UHS-I卡。另一种是多了几个触点的UHS-II接口,这种是支持更高速的UHS-II协议的高速卡。 注意区分协议和接口以及传输 阅读全文
posted @ 2024-03-18 23:06 蕉太羊 阅读(97) 评论(3) 推荐(0) 编辑
摘要: 先放一段std_1164_vhdl1993.vhd中的内容: TYPE std_ulogic IS ( 'U', -- Uninitialized 'X', -- Forcing Unknown '0', -- Forcing 0 '1', -- Forcing 1 'Z', -- High Imp 阅读全文
posted @ 2024-02-01 17:36 蕉太羊 阅读(248) 评论(1) 推荐(0) 编辑
摘要: 打开链接:FPGA 设计软件 - 英特尔® Quartus® Prime 选择‘下载Windows版(免费,无需许可)’后来到这个页面 这儿可以选择版本。 继续下拉,可以直接选择Multiple Download,下载单个压缩包,包含了Quartus 和 Questa以及器件包。也可以选择单个文件, 阅读全文
posted @ 2023-08-20 17:54 蕉太羊 阅读(825) 评论(0) 推荐(0) 编辑
摘要: 最近在进行一些定点化设计仿真,对于二进制乘法,之前只是粗略的考虑了位数问题,没有细节思考乘法过程。刚刚思考了一下,给出解答。为了方便说明,会附带一些伪Verilog代码,希望读者不要挑毛病。 对于有符号数,通常有三种表示方法:原码、反码、补码。设计运算器时只用补码。 **1. 补码** 设一个N位二 阅读全文
posted @ 2023-07-24 16:10 蕉太羊 阅读(548) 评论(0) 推荐(0) 编辑
摘要: ### 先介绍一下带通信号及其复包络的等效表示: 基础过关的可以跳过这一部分。我的基础过关,~~因此不介绍了~~ ### 对于存在视距分量的莱斯信道,做如下假设/规定: - 对于视距时延,假定为解调端同步于视距,则视距相对时延定为0,其余多径时延为相对视距时延的差值。 - 视距的多普勒频移也假定为0 阅读全文
posted @ 2023-07-01 12:05 蕉太羊 阅读(759) 评论(0) 推荐(0) 编辑
摘要: 先附上matlab官方文档对于使用fft进行功率谱估计的代码: ```matlab %创建一个含 N(0,1) 加性噪声的 100 Hz 正弦波信号。采样频率为 1 kHz。信号长度为 1000 个采样。 fs = 1000; t = 0:1/fs:1-1/fs; x = cos(2*pi*100* 阅读全文
posted @ 2023-06-08 21:18 蕉太羊 阅读(139) 评论(1) 推荐(0) 编辑