摘要: 1 shiftwidth这个是用于程序中自动缩进所使用的空白长度指示的。一般来说为了保持程序的美观,和下面的参数最好一致。同时它也是符号移位长度的制定者。2 tabstop定义tab所等同的空格长度,一般来说最好设置成8,因为如果是其它值的话,可能引起文件在打印之类的场合中看起来很别扭。除非你设置了expandtab模式,也就是把tabs转换成空格,这样的话就不会一起混淆,不过毕竟制表符为8是最常用最普遍的设置,所以一般还是不要改。3 softtabstop如果我们希望改变程序中的缩进怎么办?shiftwidth和tabstop不一样的话,你会发现程序比较难看的。这时候,softtabstop 阅读全文
posted @ 2011-02-16 12:40 HelloSUN 阅读(3552) 评论(0) 推荐(0) 编辑
摘要: 这是件老新闻了。>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>首先必须说明的是,龙芯购买的只是MIPS的结构授权,有了MIPS的结构授权,龙芯的产品上就能贴上“兼容MIPS指令集”的商标了(就像你的笔记本上的Inter Inside\GRAPHICS BY NVIDIA 贴纸),就说明你的CPU是兼容MIPS的,可以运行兼容MIPS的软件。 阅读全文
posted @ 2011-02-15 09:28 HelloSUN 阅读(3554) 评论(0) 推荐(1) 编辑
摘要: 1. 使用 * 键可以向后搜索光标所在位置的单词。反之,使用 # 键可以向前搜索光标所在位置的单词。第一次使用 * 或者 # 进行搜索之后,则可以使用 N 或 Shift-N 继续进行搜索。另外,如果设置了hlsearch选项(:set hlsearch)的话,那么使用 * Shift-N 则可以标记当前的单词为高亮显示。2、在你的vimrc中设置 set hlsearch ,这样的话你所搜索的所有匹配项将高亮显示出来,搜索另外一个不存在的词将会是之前的高亮匹配项取消高亮,或者使用 ": nohlsearch"也行,但是后者需要在你的vimrc文件中设计 set hlsea 阅读全文
posted @ 2011-02-14 10:12 HelloSUN 阅读(20546) 评论(1) 推荐(1) 编辑
摘要: Vim 允许你在文本中放置自定义的标记。命令 "ma" 用 a 标记当前的光标位置。你可以在文本中使用 26 个标记(a到z)。这些标记是不可见的,只是一个由 Vim 记住的位置。要跳到一个你定义的标记,可以使用命令 `{mark},这里 {mark} 是指定义标记的那个字母。所以,移到标记a的命令是: `a命令 'mark(单引号加上一个标记)会移到标记所在行的行首。这与 `mark 命令是不同的,后者是移到标记所在行上被标记的列。标记在需要处理一个文件的两个相关地方的时候非常有用。假设你在处理文末的时候需要查看文首的一些内容,先移动到行首,设置一个标记 s (s 阅读全文
posted @ 2011-02-14 09:40 HelloSUN 阅读(17676) 评论(1) 推荐(2) 编辑
摘要: 1#=============================================================================2转载请注明出处:http://blog.csdn.net/tge76182918#=============================================================================91. 查看 key 相关信息说明的命令:help keycodes1011#=============================================================== 阅读全文
posted @ 2011-02-14 09:14 HelloSUN 阅读(2661) 评论(0) 推荐(1) 编辑
摘要: inux必学的60个命令Linux提供了大量的命令,利用它可以有效地完成大量的工作,如磁盘操作、文件存取、目录操作、进程管理、文件权限设定等。所以,在Linux系统上工作离不开使用系统提供的命令。要想真正理解Linux系统,就必须从Linux命令学起,通过基础的命令学习可以进一步理解Linux系统。不同Linux发行版的命令数量不一样,但Linux发行版本最少的命令也有200多个。这里笔者把比较重要和使用频率最多的命令,按照它们在系统中的作用分成下面六个部分一一介绍。◆ 安装和登录命令:login、shutdown、halt、reboot、install、mount、umount、chsh、e 阅读全文
posted @ 2011-02-14 09:13 HelloSUN 阅读(853) 评论(1) 推荐(1) 编辑
摘要: 习惯一:主动积极主动积极即采取主动,为自己过去、现在及未来的行为负责,并依据原则及价值观,而非情绪或外在环境来下决定。主动积极的人是改变的催生者,他们扬弃被动的受害者角色,不怨怼别人,发挥了人类四项独特的禀赋--自觉、良知、想象力和自主意志,同时以由内而外的方式来创造改变,积极面对一切。他们选择创造自己的生命,这也是每个人最基本的决定。 习惯二:以终为始所有事物都经过两次的创造先是在脑海里,其次才是实质的创造。个人、家庭、团队和组织在做任何计画时,均先拟出愿景和目标,并据此塑造未来,全心投注于自己最重视的原则、价值观、关系及目标之上。对个人、家庭或组织而言,使命宣言可说是愿景的最高形式,它是主 阅读全文
posted @ 2011-02-13 10:51 HelloSUN 阅读(347) 评论(0) 推荐(0) 编辑
摘要: 1. 或者完胜或者完败的思考方式:这样考虑问题的人只用黑和白两种颜色来划分一切。如果某件事不是很完美,那他就认为这件事是彻底的失败。2. 过度概括:这时一个人会使用“总是”、“从来也不能”等字眼,并将一个单独的事件看作是一种永远不会消失的失败类型。3. 思维过滤:专门挑出一个负面的细节然后就思前想后、纠缠不休。不管得到了多少赞扬,唯一能给他留下印象的只是某一句批评。4. 忽略积极经历的价值:这时的你会将那些正面、积极的经历抛在脑后,认为它们没有多大的价值和意义。如果某件事做得很好,你会对自己说这完全是出于运气,或者 阅读全文
posted @ 2011-02-12 10:03 HelloSUN 阅读(925) 评论(0) 推荐(0) 编辑
摘要: ★对于大多数刚走入社会的人来说,一套房子就能消灭一个梦想。★安全感不是拿回来,而是给回来的。★无趣之人,往往是无胆之人。孩子对学习“不感兴趣”,往往是由于自己觉得没有学好的能力,或者再怎么努力也达不到父母的要求;老人们对任何事情都“不感兴趣”,是因为他们觉得自己能力不足,或者怎么做都没有年轻人做的好。但是没有人愿意说我很害怕,所以他们骗自己说,我根本不感兴趣!★为什么很多有钱人一点也不快乐?因为当他们有了钱之后才发现,钱根本不是他们想追求的。★坚持一定会成功吗?答案是错,这是成功学一贯的理念,如果坚持能成功的话,苦 阅读全文
posted @ 2011-02-12 09:59 HelloSUN 阅读(480) 评论(0) 推荐(0) 编辑
摘要: 2.6.3 常用数字处理算法的Verilog实现1.加法器的Verilog实现串行加法器组合逻辑的加法器可以利用真值表,通过与门和非门简单地实现。假设 和 表示两个加数, 表示和, 表示来自低位的进位, 表示向高位的进位。每个全加器都执行如下的逻辑表达式:这样可以得到加法器的一种串行结构。因此,式(2.1)所示的加法器也被称为串行加法器。如图2-20给出了一个4位串行加法器的结构示意图。图2-20 串行加法器的结构示意图在无线通信的信号处理中,常常要用到多位数字量的加法运算。如果用串行加法器实现,速度较慢,而并行加法器就能满足要求,并且结构并不复杂。现在普遍使用的并性加法器是超前进位加法器,只 阅读全文
posted @ 2011-01-25 20:56 HelloSUN 阅读(20542) 评论(1) 推荐(1) 编辑
摘要: 超前进位加法器module add4_head ( a, b, ci, s, pp, gg);input[3:0] a;input[3:0] b;input ci;output[3:0] s;output pp;output gg;wire[3:0] p;wire[3:0] g;wire[2:0] c;assign p[0] = a[0] ^ b[0];assign p[1] = a[1] ^ b[1];assign p[2] = a[2] ^ b[2];assign p[3] = a[3] ^ b[3];assign g[0] = a[0] & b[0];assign g[1] = a[ 阅读全文
posted @ 2011-01-25 20:15 HelloSUN 阅读(11106) 评论(0) 推荐(0) 编辑
摘要: Mealy和moore型状态机的主要区别状态机一般分为三种类型:Moore型状态机:下一状态只由当前状态决定,即次态=f(现状,输入),输出=f(现状);Mealy型状态机:下一状态不但与当前状态有关,还与当前输入值有关,即次态=f(现状,输入),输出=f(现状,输入);混合型状态机。Moore型与Mealy型两种状态机的不同点在于,Moore型状态机的输出信号是直接由状态寄存器译码得到,而Mealy型状态机则是以现时的输入信号结合即将变成次态的现态,编码成输出信号。(摘自:http://hi.baidu.com/qdhdw/blog/item/454cb98f0865c2e7f01f36a9 阅读全文
posted @ 2011-01-23 17:06 HelloSUN 阅读(42690) 评论(1) 推荐(1) 编辑
摘要: 前些日子,因实验室的项目需要(不知如何将软件的逻辑转化成硬件逻辑),特请来院里一FPGA专家进行辅导,去旁听记下笔记若干并整理成文档,以免日后忘却。又,虽现在不做FPGA,但介绍的开发经验、思想方法等很难得,暂时记下,以备后用。1.wire与reg之外的数据类型不要在verilog代码中出现。2.assign(组合逻辑)与always之外的语句不要在verilog代码中出现。3.一个module最好一个always,再加若干assign,这样便于控制。4.verilog中无函数调用及函数传递,都转化成input、output接口。5.不建议使用for循环,因为看不到其电路是什么样子。For可以 阅读全文
posted @ 2011-01-22 20:16 HelloSUN 阅读(1920) 评论(0) 推荐(3) 编辑
摘要: Description本文主要是收集一些重要的Verilog coding style。一个好的coding style可以减少错误的发生,增加电路的效能,以及较好的可读性。TextThe order of module signals一个module signal顺序如下 (由左至右):Inputclock signals(clk_*)set/reset signals(set_*, rst_*)enable/disble signals(en_*, dis_*)read/write enable signals(we_*, re_*, rw_*)control signals(i_*)ad 阅读全文
posted @ 2011-01-22 19:25 HelloSUN 阅读(3912) 评论(1) 推荐(0) 编辑
摘要: 1、语法声明:parameter xx = yy;`define XX YY使用:xx`XX2、作用域parameter作用于声明的那个文件;`define从编译器读到这条指令开始到编译结束都有效,或者遇到`undef命令使之失效。如果想让parameter或`define作用于整个项目,可以将如下声明写于单独文件,并用`include让每个文件都包含声明文件:`ifndef xx`define xx yy // or parameter xx = yy;`endif`define也可以写在编译器最先编译的文件顶部。通常编译器都可以定义编译顺序,或者从最底层模块开始编译。因此写在最底层就可以了 阅读全文
posted @ 2011-01-22 17:02 HelloSUN 阅读(13753) 评论(1) 推荐(2) 编辑