摘要：
自己学习Verilog 和FPGA已经一学期了，期间自己也算是做了不少的FPGA实验，也写了一些代码，期间自己感触最深的就是当你的代码出现错误时你应改怎么快速又准确的解决这些Bug，并同时也应该想想为什么会出现这些Bug，到底是当初那些原因导致这些Bug的产生等等。 我感觉自己犯的都是很低级的错误，其实说白了就两句话： 1、永远要对你的设计的每一个细节了如指掌。 2、做好版本管理，对你的每一个修改都要有记录，本版本的主要的特点、更改的地方等。 3、认真、仔细、小心的完成你的每一个步骤，只有这样才能减少那些低级错误的发生，很多时候这些低级错误会让你浪费大量的时间。 4、要时刻清楚你的代 阅读全文
