随笔分类 - 计算机组成原理笔记
I/O方式（本章最重要）
摘要：程序查询方式 优点：接口设计简单、设备量少 缺点：CPU在信息传送过程中要花费很多时间用于查询和等待，而且在一段时间内只能和一台外设交换信息，效率大大降低。 程序查询方式接口结构 有个印象就好 外设传过来的数据是放在寄存器当中的，所以一次只能传输一个字。（寄存器的限制） 例题 本节回顾 程序中断方式
I/O接口
摘要：接口可以看作是两个部件之间的交接部分 I/O接口的功能 I/O接口（I/O控制器）是主机和外设之间的交接界面，通过接口可以实现主机和外设之间的信息交换。 接口的功能（要解决的问题） 实现主机和外设的通信联络控制 进行地址译码和设备选择 实现数据缓冲 信号格式的转换 传送控制命令和状态信息 接口的功能
I/O-外部设备
摘要：输入设备 了解即可 输出设备 显示器 阴极射线管（CRT）显示器 字符显示器 图形显示器 图像显示器 打印机 小结 有个印象 显示存储器VRAM的计算要记一下 外存储器 磁盘存储器 磁盘设备的组成 存储区域 硬盘存储器 磁盘的性能指标 重要：平均存取时间 还有磁盘控制器的延迟，有的话要加一下 磁盘地
总线标准
摘要：易于实现系统的模块化设计 基本概念 总线标准 盖住右边，只看左边第一列能知道它们指的是总线的标准。 对其中五种特性要了解 系统总线标准 ISA，EISA 局部总线标准 PCI AGP（加速图形接口） PCI-E 想要取代PCI VESA 设备总线标准 USB（Universal Serial Bus
总线操作和定时
摘要：占用总线的一堆设备如何进行数据传输？ 总线传输的四个阶段 申请分配阶段 寻址阶段 传输阶段 结束阶段 **总线定时：**总线在双方交换数据的过程中需要时间上配合关系的控制，这种控制称为总线定时，它的实质是一种协议或规则 理解过程 同步定时方式-读命令 （同步通信） 系统采用一个统一的时钟信号来协调发
总线仲裁
摘要：如何解决多个设备争用总线的问题 基本概念 **总线仲裁的定义：**多个主设备同时竞争主线控制权时，以某种方式选择一个主设备优先获得总线控制权称为总线仲裁。 总线仲裁分类： 集中仲裁方式 ：链式查询方式、计数器定时查询方式、独立请求方式 分布仲裁方式 集中仲裁方式 链式查询方式 BG：总线允许 “总线
总线——概念
摘要：基本概念 总线的定义 总线 是一组能为多个部件分时 共享的公共信息传送线路。 为什么要用总线？ 早期计算机外部设备少时大多采用分散连接方式，不易事先随时增减外部设备。为了更好的解决I/O设备和主机之间连接的灵活性问题，计算机的结构从分散连接发展为总线连接。 共享是指总线上可以挂接多个部件，各个部件之
指令和流水线
摘要：指令和流水线 基本概念 指令流水的定义 流水线的表示方法 指令流程图 时空图 性能指标 吞吐率TP 吞吐率是指在单位时间内流水线所完成的任务数量，或是输出结果的数量。 加速比S 完成同样的一批任务，不使用流水线所用的时间与使用流水线所用的时间之比。 效率E 流水线的设备利用率称为流水线的效率。 影响
控制器的功能和工作原理
摘要：控制器的结构和功能 控制单元的输入和输出 硬布线控制器 操作码译码器：把一个编码一种功能的形式转换成一根线对应一个功能 关于机器周期：机器周期可看作所有指令执行过程中的一个基准时间。 通常以存取周期作为基准时间，即机器周期。 在存储字长等于指令字长的前提下，取指周期也可看作机器周期。 CPU的控制方
数据通路的功能和基本结构
摘要：数据通路 数据在功能部件之间传送的路径。 信息从哪里来，中间经过哪些部件，最后去哪里。 由控制部件产生的控制信号建立数据通路 数据通路的基本结构： CPU内部单总线方式。 CPU内部多总线方式 专用数据通路方式 CPU内部单总线方式 内部总线是指同一部件，如CPU内部连接各寄存器及运算部件之间的总线
指令的执行过程
摘要：指令周期 CPU从主存中每取出并执行一条指令所需的全部时间。 指令周期常常用若干个机器周期来表示，机器周期又叫CPU周期。 一个机器周期有包含若干个时钟周期（也称节拍、T周期或CPU时钟周期，它是CPU操作的最基本单位） 每个指令周期内的机器周期可以不等，每个机器周期内的节拍数可以不相等。 每个指令
CPU的功能和基本组成结构
摘要：CPU的功能 **指令控制：**完成取指令、分析指令和执行指令的操作，即程序的顺序控制 **操作控制：**一条指令的功能往往是由若干个操作信号的组合来实现的。CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。 **时间控制：**对各种
寻址方式
摘要：操作数类型数据存放 存放方式 数据存放 三个字长： 机器字长：CPU一次能处理的二进制数据的位数。 指令字长：一个指令中包含二进制代码的位数。 存储字长：一个存储单元存储二进制代码的长度。 注：这些长度都是字节的整数倍 一般等于内部寄存器的位数。 单字长指令：指令长度=机器字长 半字长指令、双字长指
指令格式
摘要：指令格式 指令的寻址方式 CISC和RISC 指令格式 机器指令 由CPU能够直接识别并进行操作的 指令的一般格式 操作码+地址码 地址码的数目 地址码 把A1地址中的值和A2地址中的值经过OP操作码指定的操作，得到的值放在A3地址，接着在到A4里取出下一条要执行的指令。 修改后 指令字长 小结 当
虚拟存储器
摘要：虚拟存储器 提高存储系统的容量 Cache主存层次 速度 虚拟存储器 容量 辅存地址（磁盘）：磁盘号+盘面号+磁道号 编址不统一 虚拟存储器是一个逻辑模型。 主存的速度，辅存的容量 功能：用户给出一个地址，叫做虚地址或逻辑地址，虚拟存储器要给出该地址对应的数据。 实现：由辅助硬件将虚地址映射到主存当
高速缓冲存储器Cache
摘要：概述 问题的提出 避免CPU“空等”的现象 CPU和主存的速度差异 容量非常小，但是速度非常高，他就能提高CPU的访存速率了。 为了充分发挥cache的作用，切实提高CPU的访存速率，所以CPU的访问数据和指令要求能大多数都能在cache中能够取到，这样就不需要到主存中去取了。这需要依靠局部性原理。
双端口RAM和多模块存储器
摘要：双端口RAM 提高存储器访存速度一些措施。 存取周期 进行一次存取之后，是不能立即进入下一次存取的，存储器要进行一次恢复。 存取周期=存取时间+恢复时间 对不同时间进行不同存取操作，双端RAM 流水线的方式，多模块存储器 双端口RAM 置一个忙信号。 多模块存储器 CPU的速度比存储器要快的，如果从
主存储器与CPU的连接
摘要：主存储器与CPU的连接 主存储器（简化结构） 主存简单模型 连接原理 3类 数据总线、地址总线、控制总线 从存储器中读出一个信息字： 首先CPU把这个信息字的地址送到MAR 然后经过地址总线到主存 在通过控制总线发出读命令 主存接到读命令后，就知道把这个地址的数据读出 根据CPU决定将数据送到哪，通
半导体存储器
摘要：半导体存储器 半导体存储芯片的基本结构 片选线：确定哪一个存储芯片被选中 上面有一杠：低电平有效 存储矩阵：由大量相同的位存储单元阵列构成。 译码驱动：将来自地址总线的地址信号翻译成对应存储单元的选通信号，该信号在读写电路的配合下完成对被选中单元的读/写操作。 读写电路：包括读出放大器和写入电路，用
