会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
我有风衣
博客园
首页
新随笔
联系
订阅
管理
2017年8月14日
FPGA使用LVDS差分信号的一些注意事项
摘要: 最近在调试一个LVDS的屏显功能,涉及到了一些LVDS的东东,简单地整理如下,后续会再补充。 (1)对于altera FPGA(CYCLONE III) 1、对于作为LVDS传输的BANK必须接2.5V的VCCIO; 2、左右BANK(即1/2/5/6 BANK)的LVDS发送差分对信号无需外接匹配
阅读全文
posted @ 2017-08-14 15:58 我有风衣
阅读(43080)
评论(4)
推荐(2)
编辑