摘要: 先说明一下pll的端口功能,原理图如下: 端口 位宽 输入/输出 说明 inclk0 1 input 时钟50M(初始时钟) areest 1 input pll复位信号,高电平有效 c0 1 output 倍频后的时钟,这里设置成了100M locked 1 output 判断pll是否已锁定(稳 阅读全文
posted @ 2020-02-24 17:38 match_boy 阅读(999) 评论(0) 推荐(0) 编辑