07 2020 档案

转：Vivado IP报[Opt 31-67] 错误问题解决方法
摘要：使用VIVADO编译代码时，其中一个IP报错，错误类似为 ImplementationOpt Design[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0, which is 阅读全文

posted @ 2020-07-30 15:09 竹韵悠扬 阅读(9692) 评论(0) 推荐(0)

转：汇编中EBP寄存器和ESP寄存器的区别
摘要：EBP和ESP都是汇编中关于指针的寄存器。但是定义不同： （1）ESP：栈指针寄存器(extended stack pointer)，其内存放着一个指针，该指针永远指向系统栈最上面一个栈帧的栈顶。（2）EBP：基址指针寄存器(extended base pointer)，其内存放着一个指针，该指针永 阅读全文

posted @ 2020-07-20 17:01 竹韵悠扬 阅读(1038) 评论(0) 推荐(0)

PCIe知识摘要记录
摘要：摘： 一、 在PCIe的Spec中，并没有特别详细的关于Root Complex的定义，从实际的角度来讲，可以把Root Complex理解为CPU与PCIe总线系统通信的媒介。Endpoint处于PCIe总线系统拓扑结构中的最末端，一般作为总线操作的发起者（initiator，类似于PCI总线中的 阅读全文

posted @ 2020-07-16 07:08 竹韵悠扬 阅读(767) 评论(0) 推荐(0)

转：招聘面试总结
摘要：转：https://www.jianshu.com/p/69694cf4a301 本来早就应该写了，拖延症害死人。所幸今天开始动笔了。我的秋招严格意义上来讲是从8初开始。那个时候我面了第一家公司，寒武纪。一直持续到10月15与华为签订完三方协议才算结束。一共拿到了寒武纪，汇顶，海康威视，比特大陆，高 阅读全文

posted @ 2020-07-06 11:43 竹韵悠扬 阅读(176) 评论(0) 推荐(0)

PCIE学习链接集合
摘要：《PCIE基础知识+vivado IP core设置》 https://blog.csdn.net/eagle217/article/details/81736822 《一步一步开始FPGA逻辑设计 - 高速接口之PCIe》五星 https://blog.csdn.net/eagle217/arti 阅读全文

posted @ 2020-07-06 11:33 竹韵悠扬 阅读(238) 评论(0) 推荐(0)

Vivado Synth/Place Faild但是没有给出error信息
摘要：最近遇到一个现象，以前可以编译通过的工程，修改之后发现Synthesis编译报错，而且没有给出error信息，以前也出现过无故place 失败但是没有给出error信息的现象，查看错误日志输出文件，出现# # An unexpected error has occurred (EXCEPTION_A 阅读全文

posted @ 2020-07-06 09:59 竹韵悠扬 阅读(6117) 评论(0) 推荐(0)

导航