摘要:
用VerilogHDL实现UART并完成仿真就算是对UART整个技术有了全面的理解,同时也算是Verilog入门了。整个UART分为3部分完成,发送模块(Transmitter),接收模块(Receiver)和波特率发生模块(BuadRateGenerator)。发送模块相比于接收模块要简单一些,主 阅读全文
posted @ 2018-12-12 15:52
Jaso0n
阅读(8275)
评论(0)
推荐(1)
2018年12月12日