jacob1934

摘要： setup->cross-section... 用右键菜单在左侧创建新的层，这里是4层板，从上到下为：信号1-地-电源-信号2 信号层的铜箔厚度和层间距都会影响走线的阻抗，shield栏右侧的走线宽度和间距仅用于计算走线阻抗。铜箔厚度实际使用1.2mil作为1OZ的厚度。 布线时，按照在这里计算时填 阅读全文

摘要： file->import...->logic... 选择导入类型(这里是design entry CIS)和路径（orcad中导出的文件夹，netlist文件夹的路径）。其他原理图编辑工具导出的网表，尝试用other选项卡。 单击import cadence按钮，开始导入。 在导入网表期间会检查原理 阅读全文

摘要： setup->outlines->board outline... 保持这个窗口的打开（不要着急点OK），拖动鼠标绘制边框（要在绘制区域点击两次）， 绘制完成后单击OK按钮，allegro会在绘制的边框内100mil(如上图设置)绘制一个package keepin 编辑边框时，也是保持这个小窗口的 阅读全文

摘要： 【1】新建一个PCB，画边框，导入网表，设定板层结构（这里是4层S-GND-POWER-S）,设定padpath和psmpath，放置BGA器件（这里是一片cortex-a8的处理器AM3352） 【2】设定区域约束规则 【2.1】打开约束管理器，setup->contraints->contrai 阅读全文