11 2018 档案
摘要：分简单，仅由3个电阻加一个MOS管构成，电路图如下： 此电路来自于飞利浦的一篇设计指导文档，是I2C总线官方推荐使用的电平转换电路。在实际使用过程中，需要尤其注意NMOS管的选型以及上拉电阻阻值的选取。由于该电路基于上拉电阻，NMOS管的电容特性可能会导致波形劣化。为了保证输出的上升速度，使得输出波
阅读全文
摘要：好的博客推荐：第22条军规 硬件设计EDA工具 PCI Express时钟分配 用于降低EMI的时钟展频技术 I2C总线协议 OrCAD自动生成Symbol 存储器概述 高速PCB EMC设计规范 10条EMC设计建议 DDR4 PCB Design Load Switches LTpowerPla
阅读全文
摘要：1.I2C总线架构图： 2.Gemini Lake 平台所支持的PMIC 是哪种类型？ POR 是SVID PMIC, i2c PMIC 会影响性能。 3.SerialVID, 总共有三个信号线 时钟（clock) , 信号（data) Alert (报警） 组成的。 是一种串行同步接口。 4.VI
阅读全文
摘要：转：电子工程师不得不知道的EMC机理 串扰（韬略科技EMC） 串扰是信号完整性中最基本的现象之一，在板上走线密度很高时串扰的影响尤其严重。我们知道，线性无缘系统满足叠加定理，如果受害线上有信号的传输，串扰引起的噪声会叠加在受害线上的信号，从而使其信号产生畸变。 图1.串扰使得信号产生畸变 当串扰噪声
阅读全文
摘要：https://blog.csdn.net/haiou0/article/details/6877718?tdsourcetag=s_pcqq_aiomsg https://blog.csdn.net/u013927110/article/details/44572229?tdsourcetag=s
阅读全文
摘要：阻抗匹配——信号端接的方法 在高速PCB设计中，在源和目的间的阻抗匹配非常重要。因为错误的匹配将会引起信号反射和阻尼振荡。过量的射频能量将会辐射或影响到电路的其他部份，引起EMI(电磁兼容性)问题。信号的端接有助于减少这些非预计的结果。 阻抗匹配——信号端接的方法 在高速PCB设计中，在源和目的间的
阅读全文
摘要：资料：ALLEGRO修改位号回注ORCAD原理图 https://wenku.baidu.com/view/54e221e114791711cd7917e2.html?re=view
阅读全文
摘要：转：DisplayPort的时钟隐藏和时钟恢复 无时钟线的视频数据传输是DP协议的一大特点，将时钟信号隐藏在数据中是传输协议的设计趋势。时钟恢复技术也是DP芯片设计的关键技术。在这说一下在发送端时钟是如何隐藏到数据中的，以及在接收端是如何将时钟恢复出来的。 这里涉及两个时钟：link_clock和s
阅读全文
摘要：HDMI(19Pin)/DVI(16 pin)的功能是热插拔检测(HPD)，这个信号将作为主机系统是否对HDMI/DVI是否发送TMDS信号的依据。HPD是从显示器输出送往计算机主机的一个检测信号。热插拔检测的作用是当显示器等数字显示器通过DVI接口与计算机主机相连或断开连接时，计算机主机能够通过H
阅读全文
