摘要：
SHARC处理器使用PLL来获得比时钟源(CLKIN)更高频率的时钟。PLL产生处理器的外设、处理器内核和内部存储器所需的时钟。在硬件上电期间，处理器的CLK_CFG1-0引脚选择处理器内核时钟（CCLK）与CLKIN之比，通过开关来选择比值，比值包括6:1,16:1,32:1。电源管理控制寄存器（PMCTL）可实现由软件对PLL的动态编程。PMCTL用于选择硬件引脚不支持的CCLK与CLKIN的比值。PLL的框图如图所示：它包括单输入分频器、乘法器和一个产生CCLK的分频器。对于ADSP-2136x和ADSP-2137x处理器来说PCLK是CCLK的一半。下面介绍一下PLL编程步骤：在设置了 阅读全文
2012年3月16日
