verilog基础语法
学习verilog语法期间觉得比较重要的知识点记录如下:
always
块里赋值对象不能是wire型- verilog常用的两种数据类型:wire(线网)、reg(寄存器)
- Verilog 中提供了大约 9 种操作符,分别是算术、关系、等价、逻辑、按位、归约、移位、拼接、条件操作符
verilog
可采用 3 种不同的方式进行设计建模:行为级描述——使用过程化结构建模;数据流描述——使用连续赋值语句建模;结构化方式——使用门和模块例化语句描述。
本文来自博客园,作者:27岁的太阳,转载请注明原文链接:https://www.cnblogs.com/isxjj/p/15429029.html