FPGA芯片的资源组成介绍——以Xilinx的7系列为例

1.主要的资源是 configurable logic block （CLB）与布线资源

CLB一般由2个Slice组成，Slice分为SliceL（Logic）与SliceM（Memory）， 两种CLB：2个L组成CLBLL，1个L与1个M组成CLBLM L与M均由4个LUT6，3个MUX，1个进位链（Carry Chain）,8个触发器（Flip-flop）组成：4318 6输入查找表LUT6由两个LUT5组成。 Slice结构如下图：此图片待上传 布线资源：就是对IO口、CLB、BRAM、DSP这些资源进行互联的‘线’。

---

2.存储资源BlockRAM ：BRAM

每个BRAM大小为36KB，由两个18KB的BRAM构成，7系列的就是一整个36KB。 BRAM可以配置成单双口ROM与真假单双口RAM（通过IP核Block Memory Generator），异步同步FIFO（通过IP核 FIFO Generator）等，SliceM可以配置成 Distributed RAM 。 总的来说： 存储较大的数据时用BRAM，存储较小的数据时用DRAM。 多大为大，多小为小，这个不用care。 一句话，你能让时序跑过，功能没毛病的前提下，最后总体资源还OK就行了，不用纠结。

---

3.运算单元DSP48E1

可以实现逻辑运算，如与、或、异或，还能实现算术运算，加、乘、累加等。 DSP48E1支持25x18有符号数乘法，以及24x17无符号数乘法。 提供专门的IP核： DSP48 Macro

---

4.IO Banks ：IO Bs

可编程连接的IO口，除此之外FPGA还有一些专用（dedicated）的IO口，例如JTAG接口，电源与地接口，时钟接口等。 IO pin count are the pins on the package and IOB are user programmable IO's.

---

5.Mixed-Mode Clock Manager：MMCM和PLL

均是进行时钟备倍频、分频的时钟管理器

---

6.高速串行收发器 GTX/GTH/GTY Transceiver等

waiting。。。。。。。。:imp:

---

7.PCI-E模块

waiting。。。。。。。。:imp:

---

6、7项目前未使用到，愿意补充的朋友可留言或联系我补充，感谢！