支持HCSL或LVDS输出电平的时钟计时IC ICS557G-03LFT/557G-03LFT

PCI - Express时钟源

描述

该ICS557-03是扩频时钟发生器支持PCI - Express和以太网的需求。该装置用于个人计算机或嵌入式系统基本上减少电磁干扰（EMI） 。该装置提供两个差分（ HCSL ）扩频输出。传播的类型和数量可通过引脚选择配置。采用IDT专利的锁相环（ PLL ）技术，设备需要一个25 MHz晶振输入产生两对差分输出，在25兆赫， 100兆赫， 125 MHz或200 MHz的时钟频率为HCSL ，和25 MHz或100 MHz的LVDS的。

 

 

ICS557-03特点

 

封装采用16引脚TSSOP

 

提供符合RoHS 5 （绿色）或RoHS 6 （绿色和铅

 

支持HCSL或LVDS输出电平

 

3.3 V工作电压

 

25 MHz的输入频率

 

抖动80ps的（峰 - 峰）

 

扩频功能

 

工业和商业温度范围

 

应用信息

 

外部元件

所需的外部元件数量最少

正确的操作

 

去耦电容

0.01去耦电容

µF应连接

每个VDD引脚和地平面，尽量靠近之间

VDD引脚越好。不要共用的接地过孔

组件。从通过电源供电干线

电容焊盘，然后到ICS引脚。

 

水晶

可将25 MHz基本模式并行谐振晶体

应该被使用。该晶体必须低于300ppm

整个温度误差，为了使ICS557-03到的

满足的PCI Express规范。

 

一般的PCB布局建议

 

为确保最佳的设备性能和最低的输出相位噪音，遵循以下原则应得到遵守。

 

1.每个0.01μF去耦电容应安装在电路板的元件侧尽可能靠近VDD引脚可能。

2.无孔应去耦电容的使用和VDD引脚。

3， PCB走线连接到VDD引脚应尽可能的短可能的话，也应在PCB走线通过地面。铁氧体磁珠和去耦大容量的的距离设备是不太关键的。

4.最佳布局是一所具有的所有组件电路板的同一侧，通过其他信号通路减少层（任何铁氧体磁珠和去耦大容量电容可被安装在背面） 。其它信号走线应远离， ICS557-03.This包括信号线只是在器件下方，或在邻近的层设备所使用的接地平面层。