摘要：
在自己的电脑里安装了Questa Intel Starter和ModelSim Starter版本，因为不熟悉Questa，但是搜索了一下，发现它和ModelSim几乎是完全一样的。准备后续尽可能多的练习Questa的使用。 在Verilog里很多教材都会提供代码和生成的电路，今早用Questa试了 阅读全文
摘要：
在淘宝买了大西瓜的FPGA开发板，准备结合实物理解一下FPGA代码。为什么选择大西瓜呢，因为便宜。虽然闲鱼可能有更便宜的开发板，但我没有闲鱼的账号。 数码管部分的电路是这样的： 这对于强迫症来说，有点不太友好，正好因为不用说都知道的原因，需要练习一下KiCAD，就重画了一下，画完的效果如下： 我的强 阅读全文
摘要：
状态方程，也称为状态转移方程。在数字电路的时序逻辑分析和设计中，会用到状态方程。而实际模拟电路中几乎不用，用到的是“电路分析”部分。但是自动控制原理，通常是通过模拟电路实现的，而使用状态方程的方法，通常被称为现代控制理论。这里不研究那么高深的自动控制理论，仅仅简单的通过两个例子，来说明一下，如何使用 阅读全文
摘要：
闲来无事，逛B站，发现了一个几乎没有人看的视频： 【景尚科技】定义TestFlow文件_哔哩哔哩_bilibili 这个团队好牛啊，平均工作超过15年，博主也刚好工作15年，就也做一个TestFlow的界面。正好B站有教学视频： Visual Studio 2022 扩展开发入门/VSIX_哔哩哔哩 阅读全文
摘要：
闲来无事，就想在自己的Linux系统上安装一下Quartus的新版软件，先尝试的Quartus 17.1，然后ModelSim因为缺少32位的库启动不了，尝试安装32位的库的时候，依赖降级的软件包有点多。就尝试ModelSim18.1，结果还是不行，因为官方支持是Ubuntu16.04，后来就使用Q 阅读全文
摘要：
Qt6.5的长期支持版释放了，就开始了再次的折腾。首先安装编译环境，官方文档的编译环境链接为： Qt for Windows - Building from Source | Qt 6.5 可以看到，很清爽，只需要Cmake，Ninja和Python3，不再需要其他的了，而且都提供了链接（但是实际编 阅读全文
摘要：
最近开始学习verilog，也看了一点SystemVerilog，顺带折腾了一下常用的开发环境。 经过反复折腾，适合学习verilog语言本身的，感觉还是iverilog简单，写完测试，打印输出，速度比较快，还可以gtkwave看看波形。其他无论使用Quartus还是Vivado都有点慢。 如果学习 阅读全文
摘要：
我使用ModelSim的Starter版学习， 在这一段代码上报错： module TestArray; int j = 1, q2[$] = {3,4}, q[$]={0,2,5}; initial begin //q.insert(1, j); //q.insert(3,q2); q.delet 阅读全文
摘要：
慢慢开始摸索FPGA仿真软件的用法，渐渐熟悉，用起来和C++的IDE也差不多的感觉。 同一段代码，在Quartus下，编译后的逻辑图如下图所示： 这图与我那本N年前在书店5块钱购买的《精通Verilog HDL语言编程》有点不太一样。估计是软件设计改进了。 然后，想起来我还安装了VIVADO，那就也 阅读全文
摘要：
最近在看一些芯片验证的书籍，逐步学习数字芯片的一些测试原理。以前的混合芯片测试，大多不需要了解其内部的具体原理，很多情况下，了解基本的I/O结构和通讯方式即可。但想更进一步学习，无论如何都避不开verilog了。从SSI，MSI，LSI，VLSI到ULSI，再到如今的Soc，数字电路规模的进步速度远 阅读全文