会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
颜秋哥
博客园
首页
新随笔
联系
订阅
管理
2023年6月3日
记录第一次练习使用SystemVerilog的logic声明
摘要: 在学习状态机的编码方式,按照我个人的理解,将电路划分为输入方程,状态方程,输出方程。时序电路的设计,大多都是遵循这三个方程来进行。 在输出方程里,有两种描述方法: // 输出方程:方案一 assign sm_out = ( current_state == state_C ); // 输出方程:方案
阅读全文
posted @ 2023-06-03 08:15 颜秋哥
阅读(132)
评论(0)
推荐(0)
编辑
公告