摘要: 当用verilog写一个memory时,如下: reg[15:0] datamem[7:0]; 直接综合,并不会用fpga中的memory资源 需要加上(* ramstyle = "M-RAM" *)才会让quartus将其综合使用ram资源 (*ramstyle = "M-RAM"*)reg[15 阅读全文
posted @ 2017-06-21 16:40 守恒mzh 阅读(2259) 评论(0) 推荐(0) 编辑