04 2022 档案
摘要：接口中使用modport interface chip_bus(input logic clock,resetN); logic interrupt_request,grant,ready; logic[31:0] addres; wire[63:0] data; modport master(in
阅读全文
摘要：7.1 新操作符 verilog中循环递增要写成i=i+1，SV开始允许i++，i--，++i,--i，都属于阻塞赋值，在时序逻辑中慎用，容易出下竞争。 在时序和锁存逻辑块中，如果变量不会被过程块外部语句读取，则可以使用++，--操作符 i++; //可综合 if(--i); //不可综合 sum
阅读全文
摘要：6.1 verilog通用目的always过程块 always begin wait(reset_n == 0) //电平敏感的延迟 @（negedge clock） //边沿敏感的延迟 #2 t <= d ; //基于时间的延迟 @(posedge clock) #1.5 q <= t ; end
阅读全文
摘要：仿射变换 仿射变换数学上可以表示为矩阵乘法，本质是线性变换。具体可以实现为图像的平移、旋转、以及缩放等。 插值算法 插值的本质就是利用原图已知点的像素来计算新图对应位置上的像素值。插值算法就是如何对原图像素点进行选取然后计算。 最近邻法（nearest） 最近邻法不需要计算，只需要按照图像比例，将新
阅读全文
