空白MAX

摘要： 中文版由空白的贝塔君整理发布 第五章 字符串处理 SystemVerilog语言本身提供了许多字符串操作。然而，经验表明，内置方法不足以满足工作中的字符串处理任务，svlib提供了进一步的操作集来帮助满足这些需求。 在大多数情况下，字符串操作有两种不同的形式，用户可以自由选择更适合自己需要的形式。 阅读全文

摘要： 中文版首发由空白的贝塔君整理发布 第一章 关于本文档 1.1 概要 本文档是对systemverilog使用库svlib的说明和编程指导。 1.2 版本信息 版本号 日期 作者 说明 0.0 2014.02.10 J Bromley Initial release for discussion 0. 阅读全文

摘要： 【三】基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列 阅读全文

摘要： 【二】基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列 阅读全文

摘要： 【一】基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列 阅读全文

摘要： 完结撒花 独立文章请点击下面链接 静态时序分析圣经翻译计划 关注微信公众号摸鱼范式，后台回复STA获取【汉化】Static Timing Analysis for Nanometer Designs A Practical Approach PDF度盘链接 阅读全文

摘要： 本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本附录将介绍标准寄生参数提取格式（SPEF），它是IEEE Std 1481标准的一部分。 C.1 基础 SPEF允许以ASCII交换格式描述设计的寄生信息（R，L和C）。用 阅读全文

摘要： 本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 B.4 映射示例 以下是将SDF结构映射到VHDL泛型（generic）和Verilog HDL声明（declaration）的示例。 传播延迟 从输入端口A到输出端口Y的传 阅读全文

摘要： 本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本附录将介绍标准延迟标注格式，并说明了如何在仿真中执行反标。 延迟格式描述了设计网表的单元延迟和互连走线延迟，无论设计是用两种主要硬件描述语言（VHDL或Verilog HD 阅读全文

摘要： 本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本附录将介绍1.7版本的SDC格式，此格式主要用于指定设计的时序约束。它不包含任何特定工具的命令，例如链接（link）和编译（compile）。它是一个文本文件，可以手写或由 阅读全文